Design Flow und Verilog
Design Flow und Verilog
Design Flow und Verilog
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
OperandenEinige ausgewählte Beispiele für Operanden:wire signal1;wire [3:0] bus1;real temperatur;reg [7:0] data;signal1temperaturdata[7:4]data[0]{ signal1, bus1[2:1], bus1[3] }1141.2e74‘b0101‘hFFCToF(temperatur)Einfache Referenz auf ein NetzEinfache Referenz auf ein Register vom Typ real„Part-select“ Operand, Teil des Vektors data„Bit-select“ Operand, ein Bit des Vektors dataKonkatenationKonstante ohne Basis, <strong>Verilog</strong> nimmt Dezimalzahl anKonstante vom Typ real in wissenschaftl. NotationKonstante der Größe 4 BitKonstante der Größe 32 Bit in HexadezimalFunktionsaufrufDST SS2003 - Hardware Description LanguagesSuS@TI, Seite 28
Change language