Design Flow und Verilog
Design Flow und Verilog
Design Flow und Verilog
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
Hardware Description LanguagesVerhaltenSpezifikationManuelleImplementierungAutomatischeImplementierungAlgorithmusBoole‘scheGleichungenRTLTransistorenDifferenzialgleichungenGeometrischePartitionierungGeometriePolygoneZellenALU, MUX,RegisterFloorplanCPU,SpeicherGatterRTLSynthese<strong>Verilog</strong>, VHDLStrukturBlockschaltbildGatter• Mit HDLs können das Verhalten<strong>und</strong> die Struktur beschriebenwerden• Keine Beschreibung derGeometrie mit HDLs möglich!• Front-end <strong>Design</strong> <strong>Flow</strong>: Von derSpezifikation zur Gatter-Ebene• Back-end <strong>Design</strong> <strong>Flow</strong>: Von derGatter-Ebene zur Layout-Ebene• Synthese <strong>und</strong> TechnologyMapping: Von der RTL-Beschreibung zur Gatter-Ebene(Gate-Level Netlist)DST SS2003 - Hardware Description LanguagesSuS@TI, Seite 16
Change language