Herstellungs-Technologie

Weitere Magazine

Empfehlungen

Info

LOCOS LOCal Oxidation of Silicon:Oxidbildung nur an Stellen, die nicht von einer Si 3N 4Lage abgedeckt sind. Zum Spannungsabbau des Si 3N 4 Zur Isolation der Transistoren Minimale Strukturgröße begrenzt u.A. durch 'bird's beak'Oxidation mit O 2, H 20Gate Oxid (SiO 2)Si 3N 4Si SubstratSi 3N 4Bird's beak:Oxid dringt unter Nitride ein.Digitale Schaltungstechnik 2006 - <strong>Technologie</strong>P. Fischer, TI, Uni Mannheim, Seite 22
Lithographie: Prinzip Wichtiger Schritt zur Festlegung der Struktur• Trocknen ('dehydration bake')• 'Adhesion Promotor' aufbringen1. Wafer mit Materialschicht 2. Beschichtung mit Lack,Trocknen• Lack aufbringen ('Spin-On')• Vortrocknen ('Soft-Bake')• Alignieren• Belichten ('Exposure')3. Belichtung durch Maske 4. Entwickeln und Ablösendes belichteten Lacks• Trocknen ('Post-Bake')• Entwickeln ('develop')• Trocknen (Hard-Bake')• Prozeßschritt• Entfernen des Lacks ('ashing')5. Ätzen des Materials 6. Entfernen des LacksDigitale Schaltungstechnik 2006 - <strong>Technologie</strong>P. Fischer, TI, Uni Mannheim, Seite 23
Seite 1 und 2: Technologie - Vom Silizium zum Chip
Seite 3 und 4: Herstellung reinen Siliziums- Siliz
Seite 5 und 6: Kristallwachstum - Float Zone (FZ)
Seite 7 und 8: Fräsen und Sägen Die Ingots werde
Seite 9 und 10: Schleifen, Ätzen und Polieren Wafe
Seite 11 und 12: Wafergrößen Waferdurchmesser werd
Seite 13 und 14: Elementare TechnologieschritteDigit
Seite 15 und 16: Polykristalines Silizium (kurz: 'Po
Seite 17: Thermische Oxidation Quartz-'Schiff
Seite 21 und 22: Lithographie: Belichter / StepperSp
Seite 23 und 24: Lithographie: Grenzen Auflösung wi
Seite 25 und 26: Ionenimplantation Tiefenverteilung
Seite 27 und 28: Dosen und Energienhttp://www.aip.or
Seite 29 und 30: Diffusion Direktes Einbringen von F
Seite 31 und 32: SOI Waferproduktion durch 'Layer Tr
Seite 33 und 34: Planarisierung Bei vielen Lagen (z.
Seite 35 und 36: Abfolge der Prozeßschritte für CM
Seite 37 und 38: SiO 2 und Si 3 N 4 -Schichten + Pho
Seite 39 und 40: n-Wanne: Ätzen der Implantationsma
Seite 41 und 42: fertige n-WanneDigitale Schaltungst
Seite 43 und 44: Strukturierung der Maske für das F
Seite 45 und 46: Poly-Silizium + PhotolackDigitale S
Seite 47 und 48: Poly-Silizium: ÄtzenDigitale Schal
Seite 49 und 50: p + -Implantation: Implantation / D
Seite 51 und 52: n + -Implantation: Implantation/Dif
Seite 53 und 54: Strukturierung KontaktePhotolackIso
Seite 55 und 56: Aluminium: Abscheidung (vereinfacht
Seite 57 und 58: Aluminium: ÄtzenDigitale Schaltung
Seite 59 und 60: Externe Applets zur Abfolge der Pro
Seite 61 und 62: Isolation der Transistoren Das LOCO
Seite 63 und 64: Dual-Damascene Vereint die zwei Dam
Seite 65 und 66: In naher Zukunft: Strained Silicon

Herstellungs-Technologie

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?