DG8SAQ VECTOR NETWORK ANALYZER VNWA HILFE - SDR-Kits

Dips erscheinen an den ganzzahligen Vielfachen der DDS clock frequencies, d. h. n*10*36MHz und n*11*36MHz,wo die DDS output power zu Null wird. Um diese signal dips zu überwinden, select auto clock multipliers aus.Warnung: Sie verwenden- auto clock multipliers- auf eigenen Gefahr. Indem Sie so tun, wählen Sie selectto severely overclock your DDSes aus , von den erlaubten 400 MHz bis auf 750 MHz.3.a2) derselbe Test wie in a1), aber unter Verwendung von-auto clock multipliers, sieht dann so aus:Die Dips sind weg, und Sie sehen Schritte, wo die clock multiplier values, geschaltet wurden.Alle folgenden Ergebnisse wurden erhalten, durch Verwendung von auto clock multipliers.Speichern Sie das Sweep in a2) zu Mem1, zeigen Sie Mem1 ebenso an und wiederholen Sie das Sweepmehrere Male, um nachzuprüfen, ob das Ergebnis stabil und wiederholbar ist.Dieser Plot zeigt direkt die verfügbaren Signalamplitude in ADC readings. Beachten Sie, dass der gezeigte Platfür eine 16 Bit Soundkarte gültig ist. Wenn eine 24-Bit-Soundkarte verwendet wird, werden die Amplituden umeinen Faktor 256 höher sein. Beachten Sie auch, dass die steps in den trace die richtige Operation der autoclock multipliers-switching prüfen, wenn ausgewählt.3.b) dann schließen an den 50-Ohm-Load an den TX port und wiederholen das Sweep:- 404 -