Spice

Motivation• Wie ändert sich vcap in dieser Schaltung, wenn der Schalter geöffnet wird?Genauer: Wie ist die Anstiegszeit, z.B: auf 90% des Endwertes ? (Wie ist der Endwert ?)vddD11R1vcapV12VD1N41481kC11n1 2U1TOPEN = 1u0• Das ist schwierig zu berechnen, denn der Ladestrom ändert sich nicht-linear durch die Kennlinie derDiode I diode= I 0[exp(U D/U th) – 1].DST 2004 - Analoge SimulationP. Fischer, TI, Uni Mannheim, Seite 2

Analog SchaltungssimulationWas ist das ?• Ein Analoger Simulator arbeitet mit kontinuierlichen Spannungen und Strömen• Er löst numerisch die Differential/Integralgleichungen, die die Bauteile beschreiben.• Also: Analoge Simulation = Kirchhoff'sche Regeln + DGL + Modelle• WICHTIG: Die Simulation ist nur so gut, wie die Modelle für die BauelementeWozu ?• Genaues Verständnis der Vorgänge in der Schaltung (Geschwindigkeit als Funktion der Last,...)• Erzeugung der Modelle für die digitale Simulation (Durchlaufzeit, Anstiegszeit,...)• Untersuchung von Abhängigkeit der Modellparameter von Temperatur, Versorgungsspannung,Prozeßparametern, Device Matching, etc.• Berücksichtigung der parasitären Elemente des Layouts (Kapazitäten, Leitungswiderstände)• Abschätzung des Leistungsverbrauchs• Simulation analoger Schaltungen (Verstärker, Filter, Sense-Verstärker für RAMs, IO Pads, ...)Oft ist nur ein kleiner Teil eines Chips 'analog'Aber: analoge Blöcke sind kritische Komponenten für die GesamtperformanceDST 2004 - Analoge SimulationP. Fischer, TI, Uni Mannheim, Seite 3

Analog SchaltungssimulationWomit ?• Unser Tool: SPICE (Simulation Program with IC Emphasis)• Modelliert Widerstände, Kondensatoren, Dioden, bipolare Transistoren, MOSFETs, JFETs u.v.m.• Viele verschiedene Analysemöglichkeiten (DC, AC, Transient, Rauschen,...)• Eingabe ist eine ASCII Datei• Heute erfolgen Eingabe und Ausgabe oft grafisch mit verschiedenen ToolsSchematic Editor ⇒ Netzliste ⇒ SPICE simuliert ⇒ Output File ⇒ Anzeige mit Viewer ⇒ DatenanalyseWarum müssen wir auf Netzlist-Level 'runter'?• Wir müssen verstehen, was genau passiert, da alle graphischen Tools letztlich solch ein File generieren.Wenn etwas nicht klappt, muß man hier nachschauen!• Mit Scripts lassen sich Simulationen automatisieren, z.B. zur Charakterisierung einer ganzen Bibliothek.• Für kleine Designs ist die direkte Steuerung und Extraktion von Ergebnissen 'einfacher' und schneller('Latex ⇔ Word'), daher manchmalEditieren der Netzliste ⇒ SPICE simuliert ⇒ Messergebnisse⇒ Output File ⇒ Anzeige mit ViewerDST 2004 - Analoge SimulationP. Fischer, TI, Uni Mannheim, Seite 4

Ein erstes BeispielNamen der Knoten(können inzwischenauch Strings sein)SPICE Datei:* SpannungsteilerVIN 1 0 DC 2R1 1 2 1000R2 2 0 5KC1 2 0 1N.OP.PRINT V(2).ENDVIN2VR11 201000R25kC11nWICHTIG:Knoten 0 (Masse)MUSS vorhanden sein!DST 2004 - Analoge SimulationP. Fischer, TI, Uni Mannheim, Seite 7

Grundelemente von SPICEStimuli(Signalquellen)SubCircuitsSchaltungModelleVIN 1 0 DC 2R1 1 2 1000R2 2 0 5KC1 2 0 1N.OP.PRINT V(2).ENDSimulations-AufgabeAusgabe,BerechnungGrafischeAusgabeDST 2004 - Analoge SimulationP. Fischer, TI, Uni Mannheim, Seite 8

DC-Analyse: Kennlinien• Mit einer DC-Analyse kann man diestatischen Kennlinien der TransistorenverifizierenPARAMETERS:L = 0.25uVG = 2VvgateM2vdrainIVGate{VG}W = 0.8uL = {L}VDrain3V0Transferkennlinie fürV DS=3V und L=0.25µ...1µAusgangskennlinie fürV GS=1V...3VDST 2004 - Analoge SimulationP. Fischer, TI, Uni Mannheim, Seite 10

Transient Analyse• Dynamische Großsignalanalyse (im Zeitbereich)• .OP wird berechnet, dann werden die Signalquellen mit der Zeit verändert. Die Signale werden übernumerische Integration berechnet. Die Weite der Zeitschritte wird dynamisch so variiert, daß beischnellen Signaländerungen (Flanken) viele Werte berechnet werden.• Eine automatische Berechung der Fouriertransformation ist möglich (.FOUR) – Klirrfaktor, THD etc.V1 = 0VV2 = 1TD = 1uTR = 10nTF = 2uPW = 6uPER = 12u1VIN00R11kVR25kV_VIN 1 0 DC 1 AC 1 PULSE 0V 1+ 1u 10n 2u 6u 12uR1 1 2 1kR2 2 0 5KC1 2 0 1N.TRAN 0 15U 0 10N.END2C11nVAnstieg auf 60% nach 830nsRC = (1kΩ||5kΩ) x 1nF= 833Ω x 1nF = 833ns ok!DST 2004 - Analoge SimulationP. Fischer, TI, Uni Mannheim, Seite 14

Transienten-Analyse CMOS Inverter• Ausgangssignal als Funktion der Lastkapazität:PARAMETERS:CL = 10fVoff = 1WP = 0.8uV1 = 0V2 = 3TD = 1nTR = 1nTF = 1nPW = 10nPER = 20nDC = {Voff}V1MPinVMNL = 0.24uW = {WP}voutL = 0.24uW = 0.8uVCload{CL}V203V0 fF400 fFVerzögerung steigtmit steigender Lastgenerierte Netzliste:.PARAM Voff=1 CL=10f WP=0.8uV_V2 N00048 0 3VC_Cload 0 VOUT {CL}M_MN VOUT IN 0 0 nmos25 L=0.24u W=0.8u AD=0.64p AS=0.64p PD=3.2u PS=3.2u M=1M_MP N00048 IN VOUT N00048 pmos25 L=0.24u W={WP} AD=0.64p AS=0.64p PD=3.6u PS=3.6u M=1V_V1 IN 0 DC {Voff} PULSE 0 3 1n 1n 1n 10n 20n.TRAN 0 5ns 0 0.1n.STEP LIN PARAM CL 0 400f 100f.PROBEDST 2004 - Analoge SimulationP. Fischer, TI, Uni Mannheim, Seite 15

WebSpice• Von der Bundeswehr-Uni Hamburg zur Verfügung gestellt:http://smile.unibw-hamburg.de-> Punkt 5.9 auswählen• Kann leider nur ein Ergebnis plotten, aber sonst sehr einfach, da keinerlei Installation erforderlich!Beispiel: I C (V BE ) eines Bipolartransistors:Diese Kommentarzeile muss sein!Vcc vcc 0 DC 10Vin in 0 DC 1R1 in base 1Q1 coll base 0 QxRc vcc coll 1.model Qx NPN (Bf=100 CJC=0.2n).op.dc lin Vin 0 +1 0.01.print dc I(Rc).endDST 2004 - Analoge SimulationP. Fischer, TI, Uni Mannheim, Seite 28

Lösung unserer Anfangsfrage.SUBCKT Sw_tOpen 1 2 PARAMS:+ tOpen=0+ ttran=1u ; Anstiegszeit+ Rclosed=0.01 ; Widerstand wenn geschlossen+ Ropen=1Meg ; Widerstand wenn offenV1 3 0 pulse(1 0 {tOpen} {ttran} 1 10k 11k)S1 1 2 3 0 Smod.MODEL Smod Vswitch(Ron={Rclosed} Roff={Ropen})V12VvddD1D1N41481R11kvcapC11n1 2U1TOPEN = 1u.ENDSV_V1 VDD 0 2VD_D1 VDD 1 D1N41480R_R1 1 VCAP 1kC_C1 0 VCAP 1nX_U1 0 VCAP Sw_tOpen PARAMS: tOpen=1u+ ttran=1u Rclosed=0.01 Ropen=100Meg.TRAN 0 50u 0.END• Es stellt sich KEINE stabile Ausgangsspannung einweil die Diode immer weniger Spannung nachliefert.• Schlechte Schaltung! (so etwas kann bei einemSource-Folger mit rein kapazitiver Last passieren!)DST 2004 - Analoge SimulationP. Fischer, TI, Uni Mannheim, Seite 29