Herleitungen

Die pn-Diode 3werden kann:− qkT∫ VnV pdV (x) =∫ pn− qkT (V n − V p ) = lnp pdp(x)p(x)( )pnp pV bi := V n − V p = kT ( )q ln ppp n(6)Dabei sind V p und p p das Potential bzw. die Löcherdichte weit links von der Grenzschichtim p-Bereich, V n und p n die Werte weit rechts im n-Bereich. V bi := V n −V pist die so genannte Diffusionsspannung, die sich zwischen den zwei Seiten des p-n-Übergangs einstellt. Die Bezeichnung V bi kommt vom englischen Ausdruck ’builtinPotential’. Die Löcherdichte weit links im p-Bereich kommt fast ausschließlichvon der p-Dotierung. Daher ist in sehr guter NäherungDiffusionsspannungp p = N A . (7)Im rechten n-Bereich ist die Elektronendichte n n = N D bekannt. Sie kann mitHilfe des (nichttrivialen!) Massenwirkungsgesetzes n n p n = n 2 i in die Löcherdichte Massenwirkungsgesetzumgerechnet werden:p n = n2 iN D(8)Hier ist n i die ’intrinsische’ Elektronen- bzw. Löcherdichte von reinem Siliziumvon 1.45×10 10 cm −3 bei Raumtemperatur (300K), die durch thermische Anregungvon z.B. Elektronen ins Leitungsband entsteht. Mit (7) und (8) erhält man aus(6) den Wert der Diffusionsspannung als Funktion der DotierungenV bi = kT ( )q ln NA N Dn 2 (9)i[ ( ) ( )]NA ND≈ log + log × 60 mV. (10)n i n iDer rechte Ausdruck gilt bei Raumtemperatur. Wie zu erwarten war ist dieser Ausdrucksymmetrisch in N D und N A . V bi ist immer positiv, die n-Seite des Übergangsliegt also auf positiverem Potential als die p-Seite.1.3 Betrachtung im Bändermodell mit Hilfe der Fermi-LevelsDie Quantenmechanik teilt die unterschiedlichen Elementarteilchen in zwei fundamentaleKategorien ein: Bosonen und Fermionen. Photonen zum Beispiel sindBosonen und kommen daher ’gerne’ in gleichartigen (Energie- oder Impuls-) Zuständenvor. Das nutzt z.B. ein Laser aus. Elektronen dagegen sind Fermionen.Zwei Fermionen können sich nicht im selben Quantenzustand befinden. Bringtman viele Fermionen in ein begrenztes Raumvolumen, so müssen die neu hinzukommendenimmer höhere Energieniveaus einnehmen, da die Niveaus mit niedrigerEnergie schon besetzt sind. Dies ist z.B. der Grund dafür, daß sich in Atomendie ’Schalen’ ausbilden. (Da Elektronen einen Spin von 1/2 haben, kann jedesEnergieniveau mit zwei Teilchen mit entgegengesetzten Spins besetzt werden.)Die Wahrscheinlichkeit, daß ein Fermion in einem Ensemble die Energie E hat,wird durch die quantenmechanische Fermi-Dirac-Verteilung (Abb. 2) gegeben:n-Seite positiver alsp-SeiteFermionen undBosonenFermi-Verteilungf(E) =11 + e (E−E F )/kT(11)

4 Bauelemente der Mikroelektronik V1.31f(E)T=0KT 1 >0K1/2T 2 >T 1EAbbildung 2: Fermi-Dirac-Verteilung für T 2 > T 1 > T 0 = 0KHierin ist k die Boltzmann-Konstante, T die absolute Temperatur (in Grad Kelvin)und E F die Fermi-Energie. Im Grenzfall T → 0K sind alle Niveaus bis zurFermi-Energie besetzt, die Verteilung wird zu einer Kastenfunktion. Bei höherenTemperaturen schmilzt die ’Fermi-Kante’ ab und es gibt Fermionen mit höherenEnergien. Die Wahrscheinlichkeit, ein Fermion mit einer Energie von E F anzutreffen,ist immer 1/2. Für E − E F ≫ kT (also für hohe Fermion-Energien) ist dieExponentialfunktion im Nenner wesentlich größer als die Eins, so daß diese vernachlässigtwerden kann. Die Fermi-Verteilung kann dann durch eine Boltzmann-Verteilung angenähert werden:Fef(E) ≈ e −(E−E F )/kTmit E ≫ E F + kT (12)Die Fermi-Verteilung bleibt auch gültig, wenn gewisse Energien nicht besetztEEEE LE FE VBandkantenN(E)1/2 1 f(E)f(E) x N(E)Abbildung 3: Fermiverteilung in der Bandlücke eines n-Halbleitersintrinsischer Halbleiterwerden können, wie dies z.B. in der Bandlücke eines Halbleiters der Fall ist. AusAbb. 3 wird ersichtlich, daß z.B. die Anzahl der Elektronen im Leitungsband mitder Fläche unterhalb der Fermiverteilung ab E = E L zusammenhängt. Da ineinem intrinsischen Halbleiter die Anzahl Elektronen im Leitungsband gleich derAnzahl Löcher im Valenzband ist, muß die Fermi-Energie in diesem Fall (etwa) inder Mitte der Bandlücke liegen (denn die Fermi-Verteilung ist punktsymmetrischum (E F , 1/2)). Für einen intrinsischen Halbleiter gilt daherE F,i ≈ E L + E V2(13)

Die pn-Diode 5Später wird klar werden, daß das nicht ganz exakt gilt. In einem n-dotierten Halbleitergibt es viel mehr Elektronen im Leitungsband als Löcher im Valenzband.Wir erwarten daher, daß das Fermi-Niveau höher liegt. Um den allgemeinen Fallzu berechnen, muß man beachten, daß aus quantenmechanischen Gründen imKristallgitter die Dichte von besetzbaren Zuständen energieabhängig ist. Die Zustandsdichteist im Leitungsband (ohne Herleitung)N(E) = (2m∗ ) 3/22π 2( 2πh) 3(E − E L ) 1/2 = C 1 (E − E L ) 1/2 . (14)m ∗ ist die effektive Masse der Ladungsträger, die sich durch quantenmechanischeEffekte von der freien Masse der Ladungsträger unterscheiden kann und die i.A.für Elektronen und Löcher unterschiedlich ist. Die Naturkonstante h = 6.63 ×10 −34 Js in (14) ist das ’Planck’sche Wirkungsquantum’. Die Anzahl Elektronenim Leitungsband ist alson =≈∫ ∞N(E)f(E)dE (15)E L∫ ∞C 1 (E − E L ) 1/2 e −(E−E F )/kT dE (16)E L= C 1 e −(E L−E F )/kT∫ ∞0y 1/2 e −y/kT dy∫ ∞= C 1 (kT ) 3/2 e (E F −E L )/kTx 1/2 e −x dx0} {{ }√= C 1 (kT ) 3/2 e (E F −E L )/kT π·2( 2πm ∗ )kT 3/2= 2h} {{ 2 e (E F −E L )/kT}n = N C · e (E F −E L )/kT(17)(18)Zustandsdichteeffektive MasseDabei haben wir von (15)→(16) die Boltzmann-Näherung (12) benutzt. Nachzweifacher Substitution (E − E L = y, y/kT = x) kann das Integral in (17) gelöstwerden. Aus (18) bekommt man nun die Lage des Fermi-Niveaus, wenn manannimmt, daß die Elektronen im Leitungsband alle von der Dotierung herrühren,also daß n = N D ist.E F,n = E L − kT ln N C,nN D(19)E F,p = E V + kT ln N C,pN A(20)Gleichung 20 ist der entsprechende Ausdruck für das Fermi-Niveau in einem p-dotierten Halbleiter. Die beiden Konstanten N C,n und N C,p müssen unterschiedenwerden, denn sie enthalten die unterschiedlichen effektiven Massen von Elektronenund Löchern. Sie sind i.A. größer als N D oder N A . Für einen intrinsischenHalbleiter ist N D = N A = n i , also gilt für Elektronen und LöcherE F,i = E L − kT ln N C,nn i(21)E F,i = E V + kT ln N C,pn i. (22)Wenn N C,n = N C,p wäre würde hieraus (13) folgen. Die Abweichung davon aufgrundder unterschiedlichen effektiven Massen von Elektronen und Löchern ist in

6 Bauelemente der Mikroelektronik V1.3E L,pE i,pqV biE FE V,pE L,nE FE i,np-Bereichn-BereichE V,nAbbildung 4: Lage der Bänder und des Fermi-Niveaus beim p-n-ÜbergangSilizium klein. Aus den beiden obigen Gleichungen erhält man einen Zusammenhangzwischen der Bandlücke und n i , N C,n und N C,p :E L − E V = kT ln N C,nN C,pn 2 . (23)iBringt man p- und n-dotiertes Material in Kontakt, so muß das Fermi-Niveau aufbeiden Seiten gleich sein, denn die zugehörige Fermi-Verteilung gilt universell. DaE F im n-Bereich kurz unter der Leitungsbandkante liegt, werden die Energieniveausdort abgesenkt, im p-Bereich werden sie entsprechend angehoben. Dies istin Abb. 4 skizziert. Der sich ausbildende Potentialunterschied ergibt sich aus derAbbildung zuqV bi = E L,p − E L,n= E L,p − E V,p} {{ } + E V,p − E F} {{ } + E F − E L,n} {{ }(24)= E L − E V − kT ln N C,pN A− kT ln N C,nN D(25)= kT ln N C,nN C,pn 2 i− kT ln N C,pN A− kT ln N C,nN D(26)V bi = kT q ln N AN Dn i n i(27)Im Schritt von (24) → (25) wurden (19) und (20) benutzt, in (25) → (26) wurde(23) eingesetzt und die Logarithmen dann zusammengefasst. Wir erhalten alsodas gleiche Ergebnis wir in (9).1.4 Berechnung der Dicke der p-n-SperrschichtDie Raumladungszone endet in Wirklichkeit nicht abrupt, sondern innerhalb einerdünnen Übergangszone. Diese ist jedoch so dünn, daß die Annahme des abruptenÜbergangs sehr gut gerechtfertigt ist. Die (positive) Gesamtladung im n-Bereichder Raumladungszone (mit der Dicke x n ) beträgt bei einer Diode der Fläche AFür den p-Bereich gilt wegen x p < 0 vorzeichenrichtigQ n = Ax n qN D > 0. (28)Q p = Ax p qN A < 0. (29)

Die pn-Diode 7Die beiden Raumladungszonen entstehen durch das Wegwandern von Elektronenbzw. Löchern. Da diese wegen Ladungserhaltung nicht verloren gehen können, Ladungserhaltungmuß Q p = −Q n sein, alsoQ p = −Q nAx p qN A = −Ax n qN Dx p N A = −x n N D . (30)Durch die Raumladungszonen entsteht ein elektrisches Feld, das an der Grenzflächeseinen höchsten Wert E max hat. Dieser kann mit Hilfe des Gauß’schenSatzes berechnet werden. Dazu betrachten wir eine Dose der Fläche A, die z.B.weit links im (nicht verarmten) p-Bereich beginnt und an der Grenzschicht endet(s. Abb. 1). Das Integral über die austretenden Felder enthält nur den BeitragA · E max der rechten Dosenfläche (da links das Feld Null ist und am Rand derDose die Feldlinien parallel zur Oberfläche verlaufen). Die eingeschlossene Ladungist durch (29) gegeben. Der Gauß’sche Satz liefertGauß’scher SatzA · E max = Ax pqN Aɛ⇒ E max = q ɛ x pN A < 0. (31)Hierbei ist ɛ = ɛ Si ɛ 0 . Die Feldstärke ist negativ, die Feldlinien zeigen also, wie inder Einleitung bereits vermutet, nach links. Wie in Abb. 1 angedeutet ist, fälltdas Feld also von x p an von Null linear auf E max ab und steigt dann wieder linearan, bis es bei x n wieder Null ist. Der Potentialunterschied zwischen der linkenund der rechten Seite lässt sich nun durch Integration des Feldes berechnen. DasIntegral ist einfach die Fläche unter der dreieckigen E(x)-Kurve, also∫ xn∆V = V n − V p = − E(x)dx = − 1x p2 (x n − x p ) E max > 0. (32)Die Spannung ist also rechts positiver, wie es aufgrund der positiven Raumladungim n-Bereich ja auch sein muß. Nun kann man in (32) z.B. x n mit Hilfe von (30)durch x p ausdrücken. Nach Einsetzen von (31) erhält man∆V = 1 2(xp N AN D) q+ x pɛ x pN A = q (N A + N D )N A 2x p2ɛ N D(33)oder|x p | =|x n | =√√2ɛq2ɛqN D(N A + N D )N A∆VN A(N A + N D )N D∆VN D →∞−→N A →∞−→√√2ɛ ∆V(34)q N A2ɛ ∆V. (35)q N DDie Verarmungszonen sind also um so dünner, je stärker dotiert die Bereiche sind(das ist ja bereits aus (30) klar). Die Gesamtdicke x d der Sperrschicht ergibt sichdann zu√(32)x d = x n − x p = − 2∆V (31)= − 2ɛ∆V (33)= 2ɛ∆V q (N A + N D )N AE max q x p N A q N A 2ɛ∆V N D√2ɛ N A + N D=∆V . (36)q N A N DDicke der Sperrschicht

8 Bauelemente der Mikroelektronik V1.3Die Spannung ∆V setzt sich aus der Diffusionsspannung V bi und einer von außenangelegten externen Spannung V ext zusammen:Vorzeich∆V = V bi − V ext . (37)Dabei haben wir das Vorzeichen so gewählt, daß ∆V für V ext = V bi Null wird. Derpositive Pol der externen Spannung liegt also an der p-Seite, der Anode, an. Miteiner externen Spannung kann also die Dicke der Sperrschicht verändert werden:x d =√2ɛ N A + N DV biq N A N D} {{ }= x d (0)Für V ext = V bi verschwindet dir Sperrschicht ganz.1.5 Die Kapazität der Sperrschicht√1 − V extV bi(1 − V extV bi) 1/2(38)Wir berechnen hier nur die Kapazität einer in Sperrrichtung gepolten Diode, beider sich eine von beweglichen Ladungsträgern freie Raumladungszone ausgebildethat und in der daher (außer einem kleinen Leckstrom) kein Strom fließt. Im VLSIDesign sind Dioden fast immer in Sperrrichtung geschaltet und bilden eigentlichunerwünschte ’parasitäre’ Elemente, die insbesondere durch ihre Kapazität dasVerhalten der Schaltung (meist negativ) beeinflussen.Die Diode stellt einen Plattenkondensator mit dem Plattenabstand x d dar, der mitSilizium mit der Dielektrizitätskonstante ɛ Si gefüllt ist. Die Kapazität ist daherC j = ɛ 0 · ɛ Si · A(39)x d√ (C jA = qɛ0 ɛ Si N A N D 11 − V ) −1/2ext2 N A + N D V} {{ bi V} bi(= C j0 · 1 − V ) −1/2ext(40)V biDer Index ’j’ zeigt an, daß es sich um die ’junction’-Kapazität handelt. C j0 hatdie Einheit F/ m 2 . Dieses Ergebnis wurde für einen abrupten Übergang vom p-ins n-dotierte Gebiet hergeleitet. In der Praxis ist der Verlauf fließend (je nachHerstellungsverfahren) wodurch insbesondere der Exponent in (40) nicht mehr1/2, sondern kleiner ist. Aus diesem Ergebnis wird sichtbar, daß die Kapazität mitsteigenden Dotierungen sinkt. Schwache Dotierungen sind hier also von Vorteil!Aufgrund dieser Ergebnisse wird in SPICE die Kapazität einer p-n-Diode mitfolgender Formel berechnet:(C = A × CJ × 1 − V ) −MJ (+ P × CJSW × 1 − V ) −MJSW(41)PHAPHPHierin ist V ist die angelegte Spannung. Die SPICE Modellparameter CJ und MJund das (Diffusions-) Potential PHA gelten für den ’Boden’ der Diode. DieserAnteil skaliert also mit der Fläche A (Area) der Diode. Am Rand der Diode P (periphery)sind die Dotierungsverhältnisse meist anders, so daß hierfür unabhängigeParameter CJSW, PHP und MJSW vorhanden sind. Bei kleinen Dioden sindbeide Beträge oft vergleichbar!

Die pn-Diode 91.6 ZahlenwerteWir betrachten einen abrupten p-n-Übergang mit einer (schwachen) n-Dotierungvon N D = 10 16 cm −3 und einer (starken) p-Dotierung von N A = 10 19 cm −3 . DieDiffusionsspannung ist nach (10)V bi =[ (log10 19 )1.45 × 10 10(+ log10 16 )]1.45 × 10 10× 60 mV= [8.84 + 5.84] × 59.6 mV = 0.874 V. (42)Die Verarmungszone erstreckt sich fast nur in den schwächer dotierten n-Bereich:Nach (30) ist|x p ||x n |= N DN A= 10 −3 ,der p-dotierte Bereich ist also 1000 mal dünner! Gleichung 35 liefert mit ɛ =ɛ Si ɛ 0 = 11.9×8.854×10 −12 F/ m = 1.05×10 −10 F/ m ohne äußere Spannung, alsofür ∆V = V bi√2ɛ V bix d (0 V) ≈ x n (0 V) ≈q N D√2 × 1.05 × 10=−10 F/ m × 0.874 V1.6 × 10 −19 C × 10 22 m −3= 0.34 µm. (43)Die Dotierungsdichte muß dabei von der gebräuchlichen Einheit cm −3 auf m −3umgerechnet werden! Bei einer extern angelegten Sperrspannung von V ext = −2 Vwächst die Dicke der Sperrschicht nach (38) auf√x d (−2 V) ≈ x d (0 V) × 1 − V ext= 0.61 µm. (44)V biDie maximale Feldstärke (an der Grenzfläche) beträgt nach (31)|E max | = q ɛ x pN A = q ɛ x nN D = 5.2 × 10 6 V/ m (45)Das liegt noch deutlich unter der Durchbruchfeldstärke von Silizium von 3 ×10 7 V/ m.Die Flächenkapazität einer 2 × 2 µm 2 großen Diode beträgt nach (39)C j ≈ ɛAx d= 1.2 × 10 −15 F = 1.2 fF (46)Der Rand dieser Diode ist 4 × 2 µm lang und hat mit seiner Tiefe von 0.34 µmsomit eine zusätzliche Fläche von 2.7 µm 2 . Bei gleichen Dotierungsprofilen erhöhtder Rand also die Kapazität um zusätzlich 70%.

10 Bauelemente der Mikroelektronik V1.31.7 Herleitung der Kennlinie der DiodeVorwärtsspannungDiffusionsstrom steigtFeldstrom bleibtIm VLSI Design sind Dioden fast immer in Sperrrichtung geschaltet. Wichtig sindfür uns daher vor allem die Kapazitätseigenschaften. Trotzdem soll hier die Kennlinieder Diode, also der Strom als Funktion der extern angelegten Spannung,hergeleitet werden. Ein solcher Strom kommt zustande, wenn das Gleichgewichtzwischen Diffusions- und Feldstrom durch eine externe Spannung gestört wird.Wie in Abb. 5 skizziert ist (und in den vorherigen Abschnitten berechnet wurde)wird die Sperrschicht durch eine extern angelegte Spannung dicker, wenn einepositive externe ’Rückwärts’-Spannung (Index ’R’ für ’Reverse’) an die n-Seite angelegtwird. Die Sperrschicht wird dünner, wenn eine positive ’Vorwärts’-Spannung(Index ’F’ für ’Forward’) an die p-Seite angelegt wird. In diesem Fall erhöht sichdie Wahrscheinlichkeit, daß Ladungsträger durch Diffusion die (dünnere) Barriereüberwinden, der Diffusionsstrom steigt also an. Der Feldstrom dagegen wird beider Diode im Wesentlichen durch die Zahl der zur Verfügung stehenden Ladungsträgerbestimmt (das wurde bisher nicht so klar und ist nicht selbstverständlich!).Er bleibt daher etwa konstant. Insgesamt ergibt sich also ein Vorwärtsstrom, derum so größer ist, je höher die angelegte Vorwärtsspannung ist.q(V bi -V ext )qV biV ext < 0q(V bi -V ext )E F,p-qV ext-qV extE F,nE F,n =E F,nE F,nE F,p0 0V ext > 0V ext = 0Abbildung 5: Lage der Bänder und Dicke der Grenzschicht bei angelegter Sperrspannung(rechts) und Vorwärtsspannnung (links)Für eine quantitative Herleitung nutzen wir aus, daß es einen festen Zusammenhangzwischen der Spannung über der Verarmungszone und Elektronen- undLöcherdichten gibt. Um diese Bedingung auch bei angelegter externer Spannungzu erfüllen, müssen sich die Ladungsträgerkonzentrationen verändern. Dies führtzu einer erhöhten Elektronendichte im p-Bereich nahe der Grenzschicht und zueiner erhöhten Löcherdichte im n-Bereich. Diese ’überschüssigen’ Ladungsträgerkönnen in die Sperrschicht diffundieren und werden dann aufgrund des dort vorhandenenFeldes zur anderen Seite gesaugt. So entsteht ein Strom durch die Sperrschicht.Er hängt von der Dichte der ’überschüssigen’ Ladungsträger ab, welchewiederum von der extern angelegten Spannung abhängt.Zur Herleitung bezeichnen wir Elektronendichten mit n index , Löcherdichten mitp index . Der Index gibt an, an welcher Stelle die Dichte vorliegt, so ist z.B. p po dieLöcherdichte weit im p-Bereich, also weit links. Es gilt die Geometrie von Abb. 1.Ausgangspunkt unserer Überlegungen ist die wichtige Gleichung (6), die durchIntegration von einer Stelle weit links von der Grenzschicht bis zu einer Stelle

Die pn-Diode 11weit rechts erhalten wurde. Mit der hier definierten Schreibweise lautet (6) alsooderV bi = V n − V p = kT q ln (ppop no)p po = p no e qV bikT (47)n no = n po e qV bikT . (48)Gleichung (48) für die Elektronendichten erhält man unter Verwendung des Massenwirkungsgesetzes.Diese beiden Gleichungen sagen aus, daß zu einem Spannungsunterschiedimmer ein Unterschied in den Konzentrationen der Ladungsträgergehört. Die Löcherdichte z.B. ist nach (47) im p-Bereich wesentlich größer als imn-Bereich (V bi > 0!) wie es sein muß. Legt man eine externe VorwärtsspannungV ext = V F > 0 an, so verringert sich das eingebaute Potential auf V bi − V ext .Wir nehmen an, daß diese Spannung komplett über der Sperrschicht abfällt. Damitdie obigen Gleichungen weiterhin erfüllt sind, muß sich z.B. die Elektronenkonzentrationso verändern, daß am linken und rechten Rand der Grenzschichtgilt:n n = n p e q(V bi −V ext )kT (49)Darin sind n n und n p die Elektronendichten kurz außerhalb der Grenzschicht imn-und p-Bereich.p+-dotiert (N A )n-dotiert (N D )x px nlog(p), log(n)p pon nop-Dichten-Dichten ip non pon pDnDpp nxAbbildung 6: Ladungsträgerdichten im p-n-Übergang bei Anlegen einer Spannungin Vorwärts-RichtungDie Elektronendichte ist im n-Bereich so hoch, daß sie durch das Abwanderneiniger weniger Elektronen praktisch unverändert bleibt, also n n ≈ n no ist. Unter

12 Bauelemente der Mikroelektronik V1.3Benutzung von (48) wird daher aus (49)n no ≈ n nn po e qV bikT ≈ n p e q(V bi −V ext )kTn p ≈ n po e qV extkT . (50)Überschuß anElektronen imp-BereichInjektion vonMinoritätsträgernDie Dichte der Elektronen an der linken p-Seite der Grenzschicht n p (Elektronensind im dortigen p-Material Minoritätsträger!) ist also durch die positive externeVorwärts-Spannung höher als weit links im Material. Der Zugewinn im Vergleichzum Gleichgewichtszustand mit V ext = 0 V beträgt∆n = n p − n po = n po (e qV extkT − 1). (51)Dies ist in Abb. 6 eingezeichnet. Entsprechendes gilt für die Löcherdichte an dern-Seite. Die an der Grenzschicht erhöhte Dichte an Minoritätsträgern sinkt imnicht-verarmten Bereich schnell auf den Gleichgewichtswert ab, wie das in Abb. 6angedeutet ist. Zur Berechnung muß man dazu eine Diffusionsgleichung lösen.Man findet einen exponentiellen Abfall, da sich die Minoritätsträger durch Rekombinationnicht weit bewegen können.Die Minoritätsträger diffundieren auch in die Sperrschicht, in der ja ein elektrischesFeld herrscht. Elektronen im p-Bereich z.B. werden dann zum positivenn-Bereich hin abgesaugt. Man sagt, daß Ladungsträger in die Sperrschicht injiziertwerden. Beide Sorten von Ladungsträgern tragen also zu einem Strom bei,der proportional zum Überschuß (51) an Ladungsträgern sein muß. Also giltI D = I 0 (e qVkT − 1). (52)Dies ist die bekannte Diodengleichung. (Bei der genaueren Herleitung muß manzunächst die Dichten der Ladungsträger weiter weg von der Grenzschicht durchLösen der Diffusionsgleichung bestimmen und daraus den Diffusionsstrom an derGrenzschicht bestimmen.)Für genügend hohe Spannungen kann man die Eins in (52) vernachlässigen. Manhat dann einen exponentiellen Anstieg des Diodenstroms mit der angelegten Vorwärtsspannung.Der Strom verzehnfacht sich, wenn die Diodenspannung um 60 mVerhöht wird.1.8 ZusammenfassungHier sind die wichtigsten Ergebnisse zusammengefasst:- Die Diffusionsspannung, die sich an der pn-Grenzschicht ausbildet, hängtnur von den Dotierungen ab:V bi = kT ( )q ln NA N Dn 2 = kT ( )iq ln NA+ kT ( )n i q ln NDn i- Die Diode leitet, wenn eine positive Spannung am p-Bereich anliegt- Der Vorwärtsstrom steigt exponentiell an nach der FormelI = I S (e V/V th− 1)- V th = kT/q ≈ 26 mV bei 300K. Der Strom verzehnfacht sich also etwa alle60 mV

Die pn-Diode 13- Das E-Feld ist am Übergang am höchsten- Die Sperrschicht wächst in den schwach dotierten Bereich. Sie ist um sodicker, je schwächer die Dotierung ist. Die Dicke der Sperrschicht im schwachdotierten Bereich ist√2ɛ V bi + V extd ≈q N D/A- Die Sperrschicht wächst wie die Wurzel aus der Spannung (mit einem Offsetdurch die Diffusionsspannung)- Die Kapazität der Sperrschicht sinkt mit der Wurzel aus der angelegtenSpannung- Bei integrierten Dioden berücksichtigt man einen Beitrag durch die Flächeund einen durch den Rand

14 Bauelemente der Mikroelektronik V1.32 Der Sperrschicht-Feldeffekttransistor (JFET)In einem Sperrschicht-Feldeffekttransistor (Junction-FET, JFET) wird der Querschnitteines leitenden Kanals durch eine von der Seite eindringende Raumladungszoneverändert. Die Raumladungszone ist die Sperrschicht einer p-n-Diode.Sie wird über eine an die Gate-Elektrode angelegte Sperrspannung verändert. InAbb. 7 ist der Aufbau eines n-Kanal JFET schematisch dargestellt. Ein StückSourceGateDrainV S = 0 V G 0ah(x)0 Ln-dotiertxAbbildung 7: Stark schematisierter Aufbau eines n-Kanal JFET. Der verarmteBereich ist hellgrau gezeichnet.Source, DrainKanalGateKanalpotentialAbschnüren, Pinch-OffSättigungsbereichLinearer Bereichschwach n-dotiertes Silizium der Dicke a ist an Source und Drain kontaktiert, sodaß zwischen diesen Elektroden bei einer angelegten Spannung ein Strom durchden Kanal fließen kann. Wir vereinbaren, daß die Source auf Massepotential liegt(V S = 0 V). An der Oberfläche des Siliziums ist eine dünne, stark p-dotierteSchicht der Länge L eingebaut, die mit der Gate Elektrode verbunden ist. An derGrenzfläche zum Kanal bildet sich eine ladungsträgerfreie und daher isolierendeVerarmungszone aus, deren Dicke vom Potentialunterschied zwischen dem Gateund dem Potential im Kanal abhängt. Für V G = 0 ist dieser PotentialunterschiedNull an der Source-Seite. Er steigt auf V D > 0 an der Drain-Seite an, so daß dieRaumladungszone dort dicker ist (s. Abb. 7). Mit einer negativen Spannung amGate (bei stark positiver Spannung würde die Gate-Kanal-Diode leiten!) wächstdie Verarmungszone in den n-Bereich und verkleinert dort den Querschnitt desKanals, so daß der Drainstrom abnimmt. Ab einer bestimmten Gatespannung(der ’Pinch-Off’-Spannung V p ) versperrt die Raumladungszone den gesamten Kanalund der Stromfluß wird vollständig unterbrochen. Das Abschnüren des Kanalsbei einer stark negativen Gatespannung ist in der Übertragungskennlinie in Abb. 8links schematisch dargestellt. Bei einer Gatespannung V G > V p ist der Kanal ander Source-Seite vorhanden. An der Drain-Seite hängt die Dicke der Raumladungszoneund damit der Querschnitt des Kanals aber auch von der Drainspannung ab.Für V D = V G − V p schnürt der Kanal lokal ab. Eine weitere Erhöhung von V Dführt nicht zu einer Erhöhung des Potentials am drainseitigen Ende des Kanals(links vom Abschnürpunkt), so daß der Strom nicht mehr ansteigt. Dies ist inder Ausgangskennlinie in Abb. 8 rechts dargestellt. Den Bereich (fast) konstantenDrainstroms oberhalb von V D = V G − V p nennt man den Sättigungsbereich,den Bereich in der Nähe von V D = 0, wo der Drainstrom fast linear mit derDrainspannung zusammenhängt, den linearen Bereich.

Der JFET 15I DI DV GS = 0VV DS = 4VPinch-off desganzen KanalsV P- 4V - 3V - 2V - 1V 0 V GS 0 1V 2V 3V 4VPinch-off ander Drainseite-1V-2V-3VV DSAbbildung 8: Übertragungskennlinie (links) und Ausgangskennlinie (rechts) einesn-Kanal JFET2.1 Berechnung der KennlinieZur näherungsweisen Berechnung der Kennlinie betrachten wir nur den Bereichunter der Gate-Dotierung, wir vernachlässigen also den (nahezu konstanten) Zuleitungswiderstandvon den Drain/Source-Kontakten bis zum Kanal. Die untereBegrenzung des Kanals wird in der praktischen Realisierung des JFET durch eineweitere, großflächig p-dotierte Schicht erreicht, an der sich eine weitere Raumladungszoneausbildet. Die Ergebnisse dieses Abschnitts ändern sich dadurch einwenig.Wir halten zunächst noch einmal fest, daß der n-Kanal JFET nur mit negativenGatespannungen betrieben werden kann, da nur so die Gate-Kanal-Diode sperrt:V G < 0 (53)Das Potential im Kanal V (x) ist Null bei der Source (bei x = 0) und steigt aufV D > 0 bei x = L an. Es ist also nicht konstant. Die an der Gate-Kanal-Diodeanliegende Spannung ist somit V ext = V (x)−V G . Die Raumladungszone hat dahernach (35) an der Position x im Kanal eine Dicke vonKanalpotentialh(x) =[ ] 2ɛ1/2(V (x) − V G + V bi ) . (54)qN DHier ist V bi > 0 das Diffusionspotential der Gate-Kanal-Diode. Die Spannungengehen mit positivem Vorzeichen ein, weil das Gate p-dotiert ist und die Diodein Sperrichtung polarisiert ist. Zur einfacheren Schreibweise fassen wir die Gatespannungund das dazu additive Diffusionspotential in V ′ G > 0 zusammen:V ′ G := V bi − V G > 0 (55)Da das Kanalpotential von links nach rechts ansteigt wird die Verarmungszonenach rechts immer dicker, wie dies in Abb. 7 angedeutet ist. Die Dicken an Sourceund Drain sind insbesondereh S = h(0) =h D = h(L) =[ ] 2ɛ 1/2V G′ (56)qN D[ ] 2ɛ1/2(V G ′ + V D )(57)qN D

16 Bauelemente der Mikroelektronik V1.3Bei genügend hoher Spannung füllt die Verarmungszone zunächst an der Drain-Seite die gesamte Dicke a des Kanals aus. Die ist der Fall, wennh D =[ ] 2ɛ1/2(V G ′ + V D ) = aqN DV ′ G + V D = qa2 N D2ɛ=: V p (58)AbschnürspannungHier haben wir die häufig benutzte Abschnürspannung (engl. pinch-off-voltage) V peingeführt. (Für V D = 0 ist das die Gatespannung, bei der der gesamte Kanalgleichzeitig abschnürt, für V D > 0 gibt (58) an, wann der Kanal an der Drainseiteabschnürt.) Unter Benutzung von V p können wir die Dicken der Verarmungszonenbei Source (56) und Drain (57) einfacher schreiben:√h Sa = VG′ h D√V ′unda = G + V D(59)V pV pNach diesen Vorarbeiten betrachten wir den Stromfluß im Kanal. Die horizontalfließende Stromdichte an einer Stelle x im Kanal ist (vgl. (1))GatebreitedV (x)j(x) = q N D µ E x (x) = q N D µdxDabei ist µ = µ e die Mobilität der im Kanal fließenden Elektronen. Der gesamteStrom ergibt sich durch Multiplikation mit der Querschnittsfläche W (a − h(x)).Hier ist W die Breite (engl. width) des Gates. Der Gesamtstrom muß (Ladungserhaltung!)an jeder Stelle des Kanals gleich sein, er ist also unabhängig von x:(60)dV (x)I D = W (a − h(x)) q N D µdx(61)Das Differential dV (x) erhält man, indem man in (54) dh(x)/dx bildet und dieKettenregel verwendet:dV (x) = qN DɛEinsetzen von (62) in (61) liefertI D dx = W q2 ND 2 µ (a − h) h dhɛIntegration beider Seiten von der Source bis zur Drain liefert∫ L0I D dx = W q2 N 2 D µɛLI D = W q2 N 2 D µɛI D = W Lq 2 N 2 D µa32ɛ∫ hDh Sh dh (62)(a − h) h dh[ ah22 − h33] hDh S[ h2D− h 2 Sa 2 − 2 3h 3 D − ]h3 Sa 3Nach Einsetzen der Ausdrücke aus (59) ergibt sich der Drainstrom im JFET imlinearen Bereich zu[I D = W L I V D0 + 2 ( V′) 3/2G− 2 (VD + V ′ ) ] 3/2G. (63)V p 3 V p 3 V p

Der JFET 172.2 Interpretation des ErgebnissesWir wollen dieses Ergebnis nun analysieren:- Der Strom ist proportional zur W/L, also dem Verhältnis von Breite undLänge des Gates. Die Abhängigkeit von W ist trivial (Vergrößerung von Wentspricht die Parallelschaltung mehrerer Transistoren), die Abhängigkeitvon L weniger. Der gleiche Zusammenhang wird uns auch beim Feldeffekttransistorbegegnen. Die geschickte Wahl dieser Parameter ist beim Entwurfvon Schaltungen von zentraler Bedeutung.- Der Strom hängt sowohl von V G wie von V D ab. Die Abhängigkeit von V Dist nicht einfach linear (wie bei einem einfachen Widerstand), da das Zusammenspielder beiden Spannungen am drainseitigen Ende den Querschnitt desKanals festlegt.- Für V D = 0 V darf natürlich kein Strom fließen. Dies wird von (63) erfüllt,weil sich die beiden rechten Terme wegheben.- Beim Pinch-Off muß man zwei Fälle unterscheiden: Der Kanal schnürt vollständig(also auf der gesamten Länge) ab, wenn die Gate-Kanal-Spannung überalldie Pinch-Off-Spannung erreicht. Insbesondere muß dies also auch an derSource-Seite der Fall sein, wo die Kanalspannung 0 V ist. In diesem Fallfließt dann kein Strom mehr, unabhängig von der Drain-Spannung. Im zweitenFall wird nur an der Drain-Seite die Pinch-Off-Bedingung (58) erfüllt.Es fließt weiterhin ein Strom durch den Kanal, dieser steigt aber bei einerErhöhung der Drainspannung nicht weiter an (Sättigung). Dies ist in Abb. 8angedeutet. Die Differenz aus Drain- und Gatespannung bei Erreichen desPinch-Off ist in diesem Beispiel immer 4 V.- Erreicht das Gate die Pinch-Off-Spannung, also VG ′ = V p, so erhält mandurch Reihenentwicklung[I D = W L I V D0 + 2 V p 3 − 2 (1 + V ) ] 3/2D3 V p[(≈ W L I V D0 + 2 V p 3 − 2 1 + 3 ( ) )]V 2D VD+ ... + ...3 2 V p V p= − 2 W3 L I 0(...(VDV p) 2+ ...Für positive V D ist I D nach diesem Ergebnis negativ, was offensichtlich keinenSinn macht. Der Ausdruck für den Drainstrom (63) hat hier seinenGültigkeitsbereich verloren. Der Drainstrom ist daher für alle DrainspannungenNull, wie man es am Pinch-Off Punkt (des gesamten Kanals) aucherwartet.- Für sehr kleine Drainspannungen, genauer für V D ≪ VG ′ , kann man dendritten Term in (63) entwickeln:(VD + V ′ GV p) 3/2=≈).[ V′(G1 + V )] 3/2DV p VG′( V′) 3/2G(1 + 3 )V DV p 2 VG′ .

18 Bauelemente der Mikroelektronik V1.3Damit erhält manI D = W L I 0= W L[ (V D V′G−V p[I 01 −V p]) 3/2V DV p VG′√ ]VG′ V D (64)V plinearer BereichDe Drainstrom ist also proportional zur Drainspannung. Der Transistor verhältsich wie ein Widerstand. Die Kennlinie im I D (V D ) ist in der Nähedes Ursprungs linear. Man nennt diesen Arbeitsbereich den linearen oderohm’schen Bereich. Im Englischen spricht man von ’linear’ oder ’ohmic region’oder von der ’triode region’.Auch in Gleichung (64) sieht man übrigens, daß der Strom für VG ′ = V p Nullwird.- Nach (58) schnürt der Kanal an der Drainseite ab, wenn V D = V p − VG ′ . Mitdiesen Werten für die Drainspannung wird aus (63)[I D = W L I 103 + 2 ( V′) ]3/2G− V G′ (65)3 V p V pDiese Gleichung gibt den Sättigungsstrom als Funktion der Gatespannungan. Wie wir es erwarten fällt der Strom bei sinkender Gatespannung (alsosteigendem V ′ G ) ab. Für V ′ G = V p wird er Null: der Transistor ist vollständigabgeschaltet.Sättigung- Der Drainstrom steigt mit der Drainspannung an, bis der Kanal am drainseitigenEnde abschnürt, denn dort ist die Spannungsdifferenz zwischen derDrain und dem (negativen) Gate am höchsten. Bei einer weiteren Erhöhungder Drainspannung ändert sich im Kanal praktisch nichts, die zusätzlicheSpannung fällt über dem abgeschnürten Bereich ab. Der Strom steigt dahernicht weiter an, der Transistor ist in Sättigung (engl.: saturation).

Der MOSFET 193 Der MOSFETDas heute wichtigste Bauelement im VLSI Design ist der MOSFET. ’FET’ stehtfür Feld-Effekt-Transistor, was andeutet, daß der Stromfluß im Kanal über ein externgeneriertes elektrisches Feld beeinflusst wird (also stromlos). Das ’MOS’ stehtfür ’Metall-Oxid-Semiconductor’, was die Gate-Struktur beschreibt. Inzwischenbesteht das Gate nicht mehr aus Metall, sondern aus polykristallinem Silizium,so daß man allgemeiner auch oft IGFET für ’Isolated Gate FET’ sagt.MOSSourceGateDrainSourceGateDrainWannen+n+p+n-p+n+p-Abbildung 9: Schematischer Aufbau eines n-Kanal MOSFET (links) und einesp-Kanal MOSFET (rechts)Der Aufbau von MOSFETs ist in Abb. 9 schematisch dargestellt für den Fall,daß das Grundmaterial, das Substrat schwach p-dotiert ist. Der n-Kanal Transistor(’NMOS’) besteht aus n + -dotierten Drain- und Source-Gebieten, zwischendenen sich der Kanal ausbilden soll. Die Oberfläche zwischen Source und Drainist durch ein dünnes Oxid (meist SiO 2 ) vom Gate isoliert (’IGFET’), das meistaus dotiertem Polysilizium besteht. Das Gatematerial spielt in unserer weiterenBetrachtung keine Rolle (in der Praxis schon!). Der rechts dargestellte PMOS befindetsich in einem schwach n − -dotierten Gebiet, der n-Wanne (englisch ’n-well’),die über einen eigenen n + -Kontakt angeschlossen ist. Drain und Source sind hierp + -Gebiete.SubstratNMOSPMOSWanne3.1 Akkumulation, Verarmung, InversionWir betrachten zunächst eine MOS Struktur (Metall - Isolator - Halbleiter) aufp-dotiertem Silizium, wie das beim NMOS der Fall ist. Je nach der Spannung desGates unterscheidet man drei Bereiche1. Akkumulation: Bei negativer Gatespannung werden die im Substrat reich- Akkumulationlich vorhandenen positiv geladenen Löcher unter das Gate gezogen. Löchersind frei verfügbar, so daß sich sehr leicht viele Löcher (je nach Gatespannung)’akkumulieren’ lassen. Unter dem Gate befindet sich also eine leitendeSchicht. Betrachtet man die Struktur als Plattenkondensator, so ist die Kapazitätpro Einheitsfläche jetzt einfach durchC ox = ɛ 0 ɛ SiO2t oxEinheit:Fm 2 (66)gegeben. Da Löcher jederzeit zu- und abgeführt werden können, ist dieserWert bei hohen und niedrigen Frequenzen gültig.2. Verarmung: Bei zunehmend positiver Gatespannung werden die Löcher von Verarmung

20 Bauelemente der Mikroelektronik V1.3RaumladungszoneInversionMinoritätsträgerSchwellenspannungder Grenzschicht weggedrückt (man kann auch sagen Elektronen werdenangezogen und besetzen die freien Bindungsstellen der Akzeptor-Atome).Es bildet sich eine Raumladungszone (Verarmungszone) aus, deren Dickemit steigender Spannung ansteigt. Direkt unter dem Gate sind also keinebeweglichen Ladungsträger mehr vorhanden. Der Plattenabstand steigt unddie Kapazität sinkt. Der Wert kann als Serienschaltung von C ox und derKapazität der Verarmungszone C dep = ɛ 0 ɛ Si /t dep berechnet werden.3. Inversion: Bei stark positiver Spannung werden weitere Elektronen unterdas Gate gezogen. Sie bilden eine dünne, negativ geladene Schicht mit Minoritätsträgern.Inversion ist erreicht, wenn die Elektronendichte größer ist alsdie Akzeptorendichte. Ab dann sind ’viele’ bewegliche Ladungsträger vorhanden.Die zugehörige Gatespannung nennt man die SchwellenspannungV T (’Threshold Voltage’). Die Kapazität steigt wieder auf den Wert desPlattenkondensators mit dünnem Oxid. Bei Spannungsänderungen am Gatemüssen Elektronen zu- und abfließen. Da diese aus dem p-Material nichteinfach beschafft werden können, gilt die hohe Kapazität nur bei niedrigenFrequenzen. Bei hohen Frequenzen bleibt die Kapazität klein (s. Abb. 10).Der Transistor wird meist im Bereich starker Inversion (’strong inversion’) betrieben,also wenn V G > V T . Ein Betrieb in schwacher Inversion (’weak inversion’) istjedoch auch möglich und wird im Low-Power-Design zunehmend eingesetzt. Manspricht dann auch von ’Subthreshold Operation’.1C/C oxniedrige MeßfrequenzAkkumulationhohe MeßfrequenzVerarmung Inversion0 V TH V GateAbbildung 10: Kapazität einer NMOS Struktur als Funktion der angelegten Spannung

Der MOSFET 213.2 Berechnung der NMOS Kennlinie in starker InversionSobald die Gatespannung über der Schwellenspannung liegt bildet sich eine Schichtaus beweglichen Ladungsträgern unter dem Gate. Die Anzahl Elektronen proFläche hängt von der Gatespannung und dem Potential im Kanal ab. Für dieHerleitung setzen wir wieder das Sourcepotential auf Null: V S = 0 V. Im Abstandx von der Source (die Geometrie ist wie in Abb. 7) ist die Flächenladung (Einheit:C/m 2 ) im KanalQ(x) = C ox (V G − V T − V (x)) (67)Hier ist C ox die Flächenkapazität des Gates (66), die nur von der Dicke der Oxidschichtund deren Dielektrizitätskonstante abhängt (Plattenkondensator!). FürV (x) = 0 sind also erst ab einer Gatespannung von V G = V T negative Ladungsträgerim Kanal vorhanden, wie dies ja im vorigen Abschnitt beschrieben wurde.Wenn das Potential im Kanal positiver ist als an der Source, so muß also nach(67) eine höhere Gatespannung angelegt werden um den Kanal auszubilden. DieLadung im Kanal besteht aus beweglichen Minoritäts-Ladungsträgern (hier Elektronen),die den Kanalwiderstand wesentlich beeinflussen. Ein Stück Kanal derLänge dx hat den WiderstanddR(x) =dxµW Q(x)(68)In diese Gleichung geht auch die Beweglichkeit (Mobilität) µ der Ladungsträgerund die Breite W des Kanals ein. Bei einem (von der Koordinate x unabhängigen)Kanalstrom I D ist der Spannungsabfall über diesem Stück KanaldV (x) = I D dR(x) = I D dxµW Q(x)oder I D dx = µW Q(x)dV (x) (69)Diesen Ausdruck kann man von 0 bis zum Ende des Kanals bei L integrieren:∫ L0I D dx = µW∫ VD0Q(x)dV (x)∫ VDLI D = µW C ox (V G − V T − V ) dV0[WI D = µC ox (V G − V T )V | V DL0 − 1 ]2 V 2 | V D0I D = K W [(V GS − V T ) V DS − V 2 ]DSL2(70)Diese wichtige Gleichung beschreibt den Zusammenhang zwischen Drainstromund Gate- und Drain-Spannung. In der letzten Zeile wurde der wichtige TranskonduktanzparameterK := µC ox = µ ɛ 0 ɛ SiO2t ox(71)eingeführt, der für n-Kanal Transistoren etwa K n = 100 µA V −2 und, wegen dergeringeren Mobilität der Löcher, für p-Kanal Transistoren etwa K p = 40 µA V −2ist. In Technologien mit kurzer Gatelänge wird meist auch das Gateoxid dünnerund K steigt daher.Für kleine Drainspannungen (genauer für V DS ≪ V GS − V T ) kann man in (70)den quadratischen Teil vernachlässigen und bekommt so das Verhalten im linearenBereichlinearer Bereich

22 Bauelemente der Mikroelektronik V1.3I D = K W L (V GS − V T ) V DS für V DS ≪ V GS − V T (72)Der Transistor verhält sich also wie ein gesteuerter Widerstand mitR = V DSI D=1K W L (V GS − V T )(73)Der Widerstand wird unendlich, wenn V GS die Schwellenspannung erreicht.Gleichung 70 ist nur gültig, solange der Kanal noch nicht abgeschnürt ist. Diespassiert, wenn an der Drain keine Inversionsschicht mehr existiert, also nach (67)wennV D = V DSat = V G − V T (74)SättigungsbereichSetzt man das in (70) ein, so erhält man den Drainstrom in SättigungI D = K 2WL (V GS − V T ) 2 (75)Dieser Strom fließt näherungsweise auch für höhere Drainspannungen V D > V DSat ,da diese über der Abschnürregion abfallen und die Verhältnisse im Kanal sich nurwenig ändern.3.3 KanallängenmodulationEarly-SpannungIn Realität wächst die Abschnürregion mit steigender Drainspannung jedoch langsaman und der Kanal wird effektiv kürzer. Der Drainstrom steigt dadurch leichtan. Diese Kanallängenmodulation führt zu einem endlichen Ausgangswiderstand.Er ist um so höher (’besser’), je länger der Transistor ist (großes L), da sichdann die Vergrößerung der Abschnürregion weniger auswirkt. Man parametrisiertdie Kanallängenmodulation in meist guter Näherung durch einen multiplikativenAnteil:I D = µC ox2WL (V GS − V T ) 2 (1 + λV DS ) (76)Die unterschiedlichen Betriebsbereiche eines NMOS sind in Abb. 11 dargestellt.Dort ist auch angedeutet, daß die Verlängerungen aller Sättigungskurven zu negativenDrainspannungen hin die x-Achse bei −1/λ schneiden. Man nennt dieseSpannung in Anlehnung an den Bipolartransistor auch die ’Early-Spannung’.Linearer BereichI D (V DSat )SättigungI DV GSV Early0V DSAbbildung 11: Idealisiertes Ausgangs-Kennlinienfeld eines n-Kanal MOSFET

Der MOSFET 233.4 SubstrateffektWir sind bisher davon ausgegangen, daß Source und Substrat des NMOS auf Masseliegen. In vielen Schaltungen ist das Substrat (der ’Bulk’) jedoch negativer alsodie Source (genauer: das Substrat liegt auf Masse und die Source ist positiver.)Die negative Spannung am p-Substrat vergrößert die ’Verarmungszone’ unterhalbdes Kanals und der Strom wird etwas kleiner. Man kann dies durch einen JFETmodellieren, der parallel zur Kanal liegt. Es gibt verschiedene Formeln, die diesenSubstrat-Effekt (engl. ’body effect’) beschreiben. Man kann ihn z.B. durch eineÄnderung der Schwellenspannung modellieren:Substrat-Effekt(√V T = V T 0 + γ 2ΦF − V BS − √ )2Φ F(77)Hier ist V T 0 die Schwellenspannung für V BS = 0 V, d.h. für V S = V B . Φ F istder Abstand des Ferminiveaus des dotierten Halbleiters vom intrinsischen Fermi-Niveau des undotierten Halbleiters (Φ F hängt also nur von der Substratdotierungab). γ = √ 2N A qɛ Si /C ox ist der ’body factor’, der die Sensitivität der Schwelle vonder Substratspannung beschreibt. Die effektive Schwellenspannung steigt an, wenndas Substrat negativer wird. (Dies ist z.B. der Grund, weswegen die Verstärkungeines Source-Folgers oft wesentlich kleiner als Eins ist.)3.5 Subthreshold BetriebBisher sind wir davon ausgegangen, daß unterhalb der Schwellenspannung keinDrainstrom fließt. Im ’Subthreshold’ Bereich ist die Inversion noch nicht starkausgeprägt, man spricht daher auch von schwacher Inversion (’weak Inversion’)im Gegensatz zur bisher behandelten starken Inversion (’strong inversion’). Indiesem Bereich fließt ein kleiner Strom, der exponentiell von der Gatespannungabhängt. Der Ausdruck für den Drainstrom lautet( )VWI D = I D0L e GSnV th 1 − e − V DSV th e n−1 V BSn V th (78)Hier ist explizit auch die Abhängigkeit vom Substratpotential beschrieben. I D0 istein technologieabhängiger Parameter. V th = kT/q ist die Temperaturspannung.Der Parameter n liegt in der Größenordnung von 1.5. Er bestimmt unter anderemwie steil die ln[I D (V GS )]-Kurve ist und wird daher ’subthreshold slope factor’genannt.Es ist bemerkenswert, daß in schwacher Inversion die Sättigungsspannung nichtvon der Gatespannung abhängt und sehr niedrig ist. Sie beträgt nur wenige V th ,also < 200 mV.3.6 Berechnung von C GS in SättigungDie Kapazität zwischen Gate und Drain ist in Sättigung klein, da an der Drainseitedann ja kein Kanal mehr vorhanden ist. Um die Kapazität zwischen Gate undSource zu berechnen, müssen wir ermitteln, wie die Gesamtladung im Kanal füreine vorgegebene Gate-Source-Spannung ist. Die Ladung in einem Stück Kanal

24 Bauelemente der Mikroelektronik V1.3der Länge dx und der Breite W istdQ(x) = W Q(x) dx(69)= µW 2Q 2 (x)dVI D(32)= µW 2 Cox2 (V GS − V T − V ) 2 dV(75)=I D2 W L C ox(V GS − V T ) 2 (V GS − V T − V ) 2 dV (79)wobei die angegebenen Gleichungen benutzt wurden. Im letzten Schritt wurdeder Sättigungsstrom (75) eingesetzt und K = µC ox benutzt. Diese Gleichungkann nun z.B. für V S = 0 integriert werden. Das Integral läuft dann von 0 bis zurSpannung V G − V T am Ende des Kanals:Q Kanal = 2 W L C ∫ VG −V Tox(V G − V T ) 2 (V G − V T − V ) 2 dV= 2 W L C ox (V G − V T ) 3(V G − V T ) 2 30= 2 3 W L C ox(V G − V T ) (80)Die Gate-Source Kapazität in Sättigung ist alsoC GS = ∂Q Kanal∂V G= 2 3 W L C ox (81)