WS 2012 - Institut für Elektronik

Institut für Elektronik
EST 1
Einführung
Historisches
Bipolartransistor
Betriebsarten
Kennlinien
Ebers Moll Modell
Großsignal-ESB
Kleinsignal-ESB
J-FET
Arbeitsbereiche
Kennlinien
MOS-FET
Arbeitsbereiche
Kennlinien
J-FET
Widerstandsbereich oder Sättigungsbereich?
Ein n-Kanal-JFET besitzt eine Abschnürspannung von
Vp = −3 V. Am Gate liegt eine Steuerspannung von
VGS = −1V. Welche Spannung muss zwischen Drain und
Source abfallen, damit sich der FET im Sättigungsbereich
befindet?
VDSP = VGS − VP = −1 V − (−3 V) =2 V
Ab einer minimalen Spannung von 2 V befindet sich der FET
im Sättigungsbereich. Soll der FET zum Beispiel als
hochohmige Stromquelle verwendet werden, so sollte die
Spannung VDS deutlich über diesem Wert gewählt werden.
WS 2012 Seite 214/381