Optimierung der elektrischen Eigenschaften von lateralen ...

Kapitel 4 Statisches Verhalten von SJ‐LDMOS‐Transistoren 65
_________________________________________________________________________________________________________________
Den Betriebzustand des Lateraltransistors im Quasisättigungsbereich kann man
auch von einer LDMOS‐Struktur ableiten, wie es in Abb. 4.2(b) schematisch
dargestellt wurde. Beim Eintreten des Quasisättigungszustandes existiert die
Inversionsschicht an jedem Punkt entlang des Kanals, wobei die Ausdehnung der
Raumladungszone in der Driftstrecke vom drainseitigen Kanalende ausgeht. Der
Rücklauf des Randes der Raumladungszone in der Driftstrecke zum drainseitigen
Kanalende resultiert aus einer raschen Erweiterung der Inversionsschicht in die
Raumladungszone der Driftstrecke, wie es folgendermaßen geschildert wird: Für
sehr starke anliegende Gatespannungen erweitert sich die Inversionsschicht bereits
bei relativ kleinem UDS über die gesamte Raumladungszone in der Driftstrecke, bevor
die Geschwindigkeitssättigung der Ladungsträger im Kanal auftritt. Zwischen dem
drainseitigen Kanalende und dem Rand der Raumladungszone im Driftgebiet an der
Oberfläche kommt nun über die erweiterte Inversionsschicht eine elektrische
Verbindung zustande. Über dieser Verbindung kann kein Spannungsabfall erfolgen;
es verschwindet die Ausdehnung der Raumladungszone in der Driftstrecke daher
am drainseitigen Kanalende. Die noch weiter angehobene Drainspannung UDS fällt
fast ausschließlich im Driftgebiet ab und die Elektronen werden durch die Driftzone
in Richtung Drain hin beschleunigt bis zum Eintritt der Geschwindigkeitssättigung
in der Driftzone. Dadurch, dass nun Source und Drain miteinander über die
Inversionsschicht verbunden sind, wächst ID trotz der Geschwindigkeitssättigung
mit steigender Drainspannung UDS einigermaßen. Die Source injiziert Elektronen in
die Driftzone, die zum Drainanschluss hin fließen.
4.1.2 Durchlasswiderstand
Für die Stromtragfähigkeit des Leistungstransistors ist der flächenspezifische
Durchlasswiderstand RDS(on) ⋅A charakteristisch. Er ist definiert zu:
R
DS ( on)
⋅ A =
( R + R )
K
DS
⎛ ∂U
⋅ A = A⋅
lim ⎜
⎞
⎟
A⋅
L
DS
D
U DS →0⎜
I ⎟
⎝ ∂ D ⎠ b ⋅ d ⋅ q ⋅ µ ⋅
U
0
GS
=
N
D
(4.8)
mit A = L⋅b als aktiver Chipfläche. Ungeachtet externer Widerstände 2 setzt sich der
Durchlasswiderstand RDS(on) eines LDMOS‐Transistors hauptsächlich aus dem
Kanalwiderstand RK und dem Widerstand der Drain‐Source‐Strecke RDS (Driftzo‐
nenwiderstand) zusammen, jedoch dominiert für hochsperrende Transistoren
(U(BR)DSS > 100 V) wie die SJ‐Bauelemente der Widerstand der Drain‐Source‐Strecke
(Driftzone), zumal die Driftzone der typischen Hochvolttransistoren relativ schwach
dotiert und lang ausgelegt ist, um eine hohe Sperrspannung aufzunehmen. Der obige
Ausdruck für RDS(on) ist deshalb identisch mit dem Kehrwert der Steigung der Aus‐
2 Beiträge aus den externen Widerständen, wie z.B. Anschlüssen, Metallisierung, Bonddrähten und
Lot, zum Durchlasswiderstand sind normalerweise in Hochvolttransistoren vernachlässigbar
[Skv02].