Optimierung der elektrischen Eigenschaften von lateralen ...

Kapitel 3 Laterale Superjunction‐Leistungstransistoren
51
_________________________________________________________________________________________________________________
(a) (b) (c) (d) (e)
Abbildung 3.17: Technologieschritte zur Erzeugung der CoolMOS TM ‐Streifenstruk‐
tur;
(a) Abscheidung einer dünnen n‐Epitaxieschicht auf einem n + ‐Substrat.
(b) Ganzflächige Implantation von Donatormaterial in die Epitaxieschicht.
(c) Maskierte Implantation von Akzeptormaterial in die Epitaxieschicht.
(d) Mehrfache Abfolge von Epitaxie und Implantation.
(e) Thermische Diffusion und weitere Verarbeitung (Transistorzelle, Kontak‐
tierung etc.).
3.5 Neuartiger Superjunction‐LDMOS‐Transistor
Bisher wird die Kompensationstechnik erfolgreich auf kommerzielle Vertikaltran‐
sistoren wie zum Beispiel CoolMOS TM [LDK99] und MDmesh TM [SFM00] angewandt,
die Adaption auf Lateraltransistoren beschränkt sich hauptsächlich auf eine in SOI‐
Technik (Silicon on Insulator) herstellbare SJ‐Struktur. Ein wichtiger Vorteil der SOI‐
Technik ist die größere Packungsdichte, weil sich die einzelnen Bauelemente besser
und platzsparender durch die dielektrische Isolation trennen lassen als durch die pn‐
Isolation. Allerdings erfordert die SOI‐Technologie gegenüber herkömmlichem Sili‐
zium höheren Kostenaufwand für das SOI‐Material. Die Isolierschicht bringt zudem
im Vergleich zum herkömmlichen Silizium einen höheren thermischen Widerstand
mit sich.
3.5.1 SJ‐LDMOS‐Transistor mit regelmäßiger Säulenstruktur
Angesichts der genannten Einschränkungen bei SOI‐Material ist es zweckmäßig,
laterale Superjunction‐Bauelemente auf Basis der technisch realisierbaren
CoolMOS TM ‐Technologie zusammen mit einer pn‐Sperrschichtisolation auszuführen.
Mit Blick darauf wird im Rahmen dieser Arbeit ein neuartiger Superjunction‐Tran‐
sistor vorgeschlagen, dessen optimaler Aufbau in Abb. 3.18 schematisch angegeben
ist.