Optimierung der elektrischen Eigenschaften von lateralen ...

Kapitel 3 Laterale Superjunction‐Leistungstransistoren
47
_________________________________________________________________________________________________________________
In Abb. 3.14 ist die Wirkungsweise der Streifenstruktur im Sperrbetrieb dargestellt.
Die Pfeilspitze gibt dabei die Richtungen der fortschreitenden Raumladungszone an.
Um den Einfluss des lateralen pn‐Überganges der beiden Streifen auf die p + n‐ und
n + p‐Übergänge zu verstärken, müssen die Breiten der jeweiligen n‐ und p‐Streifen,
die gleich groß sind, im Vergleich zu ihrer Länge äußerst schmal konzipiert werden,
d.h. bn = bp = b/2 UA wird
das vertikale Feld am p + n‐ und n + p‐Übergang durch eine zusätzliche vertikale Feld‐
komponente verstärkt, die nicht mehr von der Dotierung in der Driftzone ND,
sondern lediglich von der Driftzonenlänge LD abhängt. Dadurch wird die
gegenseitige Abhängigkeit zwischen Sperrspannung und Durchlasswiderstand auf‐
gehoben.
Das gesamte elektrische Feld im Bauelement ergibt sich nun aus der Überlagerung
der lateralen und vertikalen Feldkomponente. Erst wenn die Durchbruchspannung
U(BR)DSS erreicht ist, nimmt die Feldspitze an einem der vertikalen Übergänge ihren
kritischen Wert Ekrit an. Näherungsweise gilt U(BR)DSS ≈ Ekrit ·LD.
Um das Silizium‐Limit des SJ‐LDMOS‐Transistors zu ermitteln, benötigt man Kennt‐
nis von der optimalen Dotierungskonzentration in der Driftzone ND. Dazu greift man
auf die Kompensationsbedingung zurück, die besagt, dass eine vollständige Aus‐
räumung der gesamten Streifenstruktur durch den lateralen pn‐Übergang erfolgen
muss, bevor die kritische Feldstärke an den n + p‐ bzw. p + n‐Übergängen erreicht ist.
Nach Ng et al. [NUA00] lautet die Bedingung für die ausgleichende Ladungswirkung
ε ⋅ E
bN n D = bN p A <
2 ⋅ q
Si krit
falls bn = bp = b/2 gilt. Daraus folgt die maximale Dotierungskonzentration
N
D
=
2 ⋅εSi ⋅Ekrit
qb ⋅
(3.13)
(3.14)
Bei gleicher Chipfläche A = b ·LD wie der konventionelle LDMOS bzw. RESURF‐
LDMOS verdoppelt sich für den SJ‐LDMOS‐Transistor der spezifische
Durchlasswiderstand aus Gl. (3.1) wegen bn = bp = b/2 zu