Optimierung der elektrischen Eigenschaften von lateralen ...

38
Kapitel 3 Laterale Superjunction‐Leistungstransistoren
_________________________________________________________________________________________________________________
In der Abb. 3.7 sind drei mögliche Durchbruchfälle einer solchen pin‐Diode, zusam‐
men mit den zugehörigen Verteilungen der Feldstärke entlang der Driftstrecke, dar‐
gestellt. Die Pfeilspitze gibt dabei die Ausräumungsrichtung an. Im Falle von (a)
endet die Raumladungszone bei der Durchbruchspannung UBR1 im Driftgebiet, im
Falle von (b) dagegen erreicht die Raumladungszone bei der Durchbruchspannung
UBR2 genau den nn + ‐Übergang. Für beide Fälle (a) und (b) hat der Feldverlauf eine
dreieckige Form. Im Falle von (c) dehnt sich die Raumladungszone bei der Durch‐
bruchspannung UBR3 über den nn + ‐Übergang hinaus aus. Es kommt ein Punch‐
Through vor, der Feldstärkeverlauf gestaltet sich nun trapezförmig. Da sich für
eindimensionale Struktur exakt die Durchbruchspannung als Flächeninhalt unter der
Feldstärkekurve ergibt, gilt UBR3 > UBR2 > UBR1. Für eine möglichst hohe Sperrfestig‐
keit ist eindeutig eine Punch‐Through‐Bedingung anzustreben. Angenommen, dass
ein optimaler Punch‐Through bei vorgegebener Durchbruchspannung U(BR)DSS vor‐
liegt, wenn die Raumladungszone so tief in das n + ‐Gebiet eindringt, dass die elektri‐
sche Feldstärke am nn + ‐Übergang den halben Wert der kritischen Feldstärke Ekrit/2
annimmt (Abb. 3.8), so führt die Auswertung dieser Punch‐Through‐Bedingung zur
optimalen Driftzonenlänge LD:
L
4
U
( BR) DSS
D = ⋅ (3.2)
3 Ekrit
Andererseits lässt sich unter einer Punch‐Through‐Bedingung der Spannungsverlauf
aus dem Integral der Feldstärke über die gesamte Länge der Raumladungszone x
herleiten [GRO67][SCH96].
2 qND x
U = Ekrit x−
(3.3)
2ε
Si
Setzt man U = U(BR)DSS und x = LD aus (3.2) in Gleichung (3.3) ein, so erhält man die
optimale Dotierung ND:
N
D
2 3 ε Si Ekrit
= ⋅ (3.4)
8 qU
( BR) DSS
Mit den erhaltenen optimalen Werten LD und ND ergibt sich das Silizium‐Limit für
den LDMOS:
128
U
DS ( on)
⋅ = ⋅
27 µ n
3
( BR) DSS
4 εSi
krit
R A
⋅ ⋅E ⋅d
(3.5)