Optimierung der elektrischen Eigenschaften von lateralen ...
Optimierung der elektrischen Eigenschaften von lateralen ...
Optimierung der elektrischen Eigenschaften von lateralen ...
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
38<br />
Kapitel 3 Laterale Superjunction‐Leistungstransistoren<br />
_________________________________________________________________________________________________________________<br />
In <strong>der</strong> Abb. 3.7 sind drei mögliche Durchbruchfälle einer solchen pin‐Diode, zusam‐<br />
men mit den zugehörigen Verteilungen <strong>der</strong> Feldstärke entlang <strong>der</strong> Driftstrecke, dar‐<br />
gestellt. Die Pfeilspitze gibt dabei die Ausräumungsrichtung an. Im Falle <strong>von</strong> (a)<br />
endet die Raumladungszone bei <strong>der</strong> Durchbruchspannung UBR1 im Driftgebiet, im<br />
Falle <strong>von</strong> (b) dagegen erreicht die Raumladungszone bei <strong>der</strong> Durchbruchspannung<br />
UBR2 genau den nn + ‐Übergang. Für beide Fälle (a) und (b) hat <strong>der</strong> Feldverlauf eine<br />
dreieckige Form. Im Falle <strong>von</strong> (c) dehnt sich die Raumladungszone bei <strong>der</strong> Durch‐<br />
bruchspannung UBR3 über den nn + ‐Übergang hinaus aus. Es kommt ein Punch‐<br />
Through vor, <strong>der</strong> Feldstärkeverlauf gestaltet sich nun trapezförmig. Da sich für<br />
eindimensionale Struktur exakt die Durchbruchspannung als Flächeninhalt unter <strong>der</strong><br />
Feldstärkekurve ergibt, gilt UBR3 > UBR2 > UBR1. Für eine möglichst hohe Sperrfestig‐<br />
keit ist eindeutig eine Punch‐Through‐Bedingung anzustreben. Angenommen, dass<br />
ein optimaler Punch‐Through bei vorgegebener Durchbruchspannung U(BR)DSS vor‐<br />
liegt, wenn die Raumladungszone so tief in das n + ‐Gebiet eindringt, dass die elektri‐<br />
sche Feldstärke am nn + ‐Übergang den halben Wert <strong>der</strong> kritischen Feldstärke Ekrit/2<br />
annimmt (Abb. 3.8), so führt die Auswertung dieser Punch‐Through‐Bedingung zur<br />
optimalen Driftzonenlänge LD:<br />
L<br />
4<br />
U<br />
( BR) DSS<br />
D = ⋅ (3.2)<br />
3 Ekrit<br />
An<strong>der</strong>erseits lässt sich unter einer Punch‐Through‐Bedingung <strong>der</strong> Spannungsverlauf<br />
aus dem Integral <strong>der</strong> Feldstärke über die gesamte Länge <strong>der</strong> Raumladungszone x<br />
herleiten [GRO67][SCH96].<br />
2 qND x<br />
U = Ekrit x−<br />
(3.3)<br />
2ε<br />
Si<br />
Setzt man U = U(BR)DSS und x = LD aus (3.2) in Gleichung (3.3) ein, so erhält man die<br />
optimale Dotierung ND:<br />
N<br />
D<br />
2 3 ε Si Ekrit<br />
= ⋅ (3.4)<br />
8 qU<br />
( BR) DSS<br />
Mit den erhaltenen optimalen Werten LD und ND ergibt sich das Silizium‐Limit für<br />
den LDMOS:<br />
128<br />
U<br />
DS ( on)<br />
⋅ = ⋅<br />
27 µ n<br />
3<br />
( BR) DSS<br />
4 εSi<br />
krit<br />
R A<br />
⋅ ⋅E ⋅d<br />
(3.5)