Optimierung der elektrischen Eigenschaften von lateralen ...

Kapitel 3 Laterale Superjunction‐Leistungstransistoren
37
_________________________________________________________________________________________________________________
L
⋅ = (3.1)
RDS ( on)
A
2
D
qµ nNDd mit A = LD⋅ b als aktive Chipfläche. Hierbei sind b die Breite, LD die effektive Drift‐
länge und d die Driftzonentiefe. Wie im Folgenden gezeigt wird, besteht zwischen
dem Durchlasswiderstand und der Durchbruchspannung ein Zusammenhang; der
bestmögliche Kompromiss zwischen den konträren Anforderungen „kleiner Durch‐
lasswiderstand“ und „hohe Durchbruchspannung“ wird als „Silizium‐Limit“ be‐
zeichnet.
Abbildung 3.6: Bauform eines LDMOS‐Transistors.
Konstruktionsbedingt besitzt der LDMOS eine laterale p‐n‐n + ‐Diodenstruktur und
eine vertikale p‐n‐n + ‐Diodenstruktur. Ausgehend von der Tatsache, dass die Dotie‐
rung der Driftzone ND weitaus höher liegt als diejenige des p‐Substrats, jedoch um
mehrere Zehnerpotenzen unter derjenigen des Sourcegebiets, erfolgt bei herkömmli‐
chen Driftzonentiefen des LDMOS ein Avalanchedurchbruch grundsätzlich am
lateralen p + n‐Übergang in der Nähe der Siliziumoberfläche. Das heißt, die laterale p + ‐
n‐n + ‐Diode bestimmt das Durchbruchverhalten des LDMOS. Zur Ermittlung des
Silizium‐Limits des LDMOS lässt sich somit eine pin‐Diodenstruktur heranziehen (i
steht für intrinsic, d.h. sehr schwache bzw. keine Dotierung).