Optimierung der elektrischen Eigenschaften von lateralen ...

138 Kapitel 5 Dynamisches Verhalten von SJ‐LDMOS‐Transistoren
_________________________________________________________________________________________________________________
Tabelle 5.2: Schaltkenngrößen vom SJ‐LDMOS bei ohmscher Last.
Kenngröße
ton [ns]
Pon [W] bei f = 10 5 Hz
toff [ns]
Poff [W] bei f = 10 5 Hz
∆NA =
−10%
61,84
7,17
237,82
18,32
Gleichförmige SJ
∆NA =
0%
48,43
5,21
204,07
14,11
5.3 Gateladungs‐Charakteristik
∆NA =
+10%
39,33
4,12
160,39
7,46
Ungleichförmige SJ
∆NA =
−10%
49,83
5,42
175,27
11,54
∆NA =
0%
46,35
4,23
151,67
8,03
∆NA =
+10%
45,53
4,86
148,16
Entscheidend für die Einschalt‐ und Ausschaltzeiten ist die Schnelligkeit, mit der sich
die wirksame Eingangskapazität aufladen und entladen lässt. Den hierzu nötigen
Strom liefert der Gateansteuerkreis. Der konstante Gatestrom IG hängt mit der Gate‐
ladung Qg und mit der Einschaltzeit ton gemäß IG = Qg/ton zusammen. Er fließt
trotzdem nur für kurze Zeit, und zwar nicht durch die isolierte Gateelektrode.
Mithin ist zur Einschätzung der dynamischen Eigenschaften des Bauelements die
Beziehung zwischen der Gateladung Qg und der Gate‐Source‐Spannung UGS nützlich.
Abb. 5.20 zeigt die simulierten Gateladungs‐Kurven zusammen mit den zugehörigen
Drain‐Source‐Ausgangsspannungen UDS.
Die Gateladungs‐Kurven werden anhand einer ähnlichen Testschaltung wie in Abb.
5.7(a) simuliert. Zu Beginn des Ladevorganges gilt Ciss ≈ Cgs, denn bei hoher
Drainspannung (UDS ≈ UDD = 450 V) dehnt sich die Raumladungszone größtenteils in
die Driftzone aus, so dass das Überlappungsgebiet von Gate und Driftzone unterhalb
des Gateoxids an Ladungsträgern verarmt und Cgd vernachlässigbar klein wird. UGS
wächst somit proportional zur Gateladung an. Die Anfangssteigung der Gatela‐
dungs‐Kurve bei Qg = 0 ist ungefähr gleich Cgs. Beim Überschreiten von UGS(TH) setzt
der Drainstrom ein, der dann auch mit UGS bis auf den stationären Wert des Last‐
stromes steigt. Bis zu diesem Zeitpunkt bleibt die Spannung UDS = UDD am SJ‐
LDMOS stehen, wodurch sich in Cgd grundsätzlich nichts verändert hat, und die
Gateladung entspricht der Größe der Gate‐Source‐Ladung Qgs.
6,78