Optimierung der elektrischen Eigenschaften von lateralen ...
Optimierung der elektrischen Eigenschaften von lateralen ...
Optimierung der elektrischen Eigenschaften von lateralen ...
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
120 Kapitel 5 Dynamisches Verhalten <strong>von</strong> SJ‐LDMOS‐Transistoren<br />
_________________________________________________________________________________________________________________<br />
5.2 Schaltvorgang<br />
5.2.1 Schaltzeiten bei induktiver Last<br />
Die Lastimpedanz in den meisten leistungselektronischen Stromkreisen hat<br />
induktiven Charakter. Beim Einschalten muss die Energie zunächst im Magnetfeld<br />
<strong>der</strong> Spule gespeichert werden, was den Stromanstieg verzögert. Bei Unterbrechung<br />
des Stromkreises möchte sich die gespeicherte Energie schlagartig über den Transis‐<br />
tor entladen. Hierbei würde eine hohe Spannungsspitze im Transistor induziert, die<br />
das Bauelement unwi<strong>der</strong>ruflich zerstören kann. Zum Schutz gegen eine solche Über‐<br />
spannung ist parallel zur induktiven Last eine Freilaufdiode geschaltet, so dass sie in<br />
Rückwärtsrichtung mit <strong>der</strong> angelegten Versorgungsspannung beansprucht wird.<br />
Über die Freilaufdiode wird dann beim Abschalten <strong>der</strong> Versorgungsspannung die<br />
Überspannungsspitze kurzgeschlossen. Die induktive Last wirkt danach als<br />
Spannungsquelle und treibt den Strom weiter, <strong>der</strong> dann in den Freilaufzweig <strong>der</strong><br />
Diode und <strong>der</strong> Induktivität kommutiert.<br />
Eine allgemeine Testschaltung zur Untersuchung des Schaltverhaltens bei induktiver<br />
Last mit Freilaufzweig ist in Abb. 5.7(a) zusammen mit zugehörigen Spannungs‐ und<br />
Stromverläufen dargestellt (Abb. 5.7(b)). Der untersuchte SJ‐LDMOS wird über die<br />
induktive Last L = 200 μH mit <strong>der</strong> Spannung UDD = 350 V versorgt. Anfangs ist <strong>der</strong><br />
Transistor gesperrt, es fließt <strong>der</strong> Laststrom IL = 20 A durch die Freilaufdiode und die<br />
Induktivität. Am SJ‐LDMOS steht die Spannung UDS ≈ 350,8 V.<br />
Das Einschalten erfolgt durch Anlegen einer impulsförmigen Spannung <strong>von</strong> 15 V<br />
über den extern vorgeschalteten Gatewi<strong>der</strong>stand RG = 10 Ω an das Gate. Folglich<br />
steigt die Gate‐Source‐Spannung UGS exponentiell mit <strong>der</strong> Zeit an (siehe Anhang D):<br />
⎪⎧ ⎡ −t<br />
⎤⎪⎫<br />
UGS () t = UG⎨1−exp⎢<br />
⎥⎬<br />
⎪ ⎢RG( Cgs + Cgd<br />
⎩ ⎣ ) ⎥⎦⎪⎭<br />
Nach <strong>der</strong> Einschaltverzögerungszeit<br />
⎡ U ⎤<br />
td( on) = RG( Cgs + Cgd<br />
) ln ⎢ ⎥<br />
G<br />
⎣UG −UGS(<br />
TH)<br />
⎦<br />
(5.12)<br />
(5.13)<br />
ist die Einsatzspannung UGS(TH) erreicht. Zu diesem Zeitpunkt stellt sich <strong>der</strong><br />
Drainstrom ID ein, <strong>der</strong> Transistor geht vom Sperrzustand in den Sättigungsbereich<br />
über. Dann wächst ID <strong>der</strong> Übertragungscharakteristik zufolge im Verhältnis zu UGS.<br />
Es gilt deshalb