24.11.2012 Aufrufe

Optimierung der elektrischen Eigenschaften von lateralen ...

Optimierung der elektrischen Eigenschaften von lateralen ...

Optimierung der elektrischen Eigenschaften von lateralen ...

MEHR ANZEIGEN
WENIGER ANZEIGEN

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.

116 Kapitel 5 Dynamisches Verhalten <strong>von</strong> SJ‐LDMOS‐Transistoren<br />

_________________________________________________________________________________________________________________<br />

Zeitpunkt steigt CK auf ihren Spitzenwert an, <strong>der</strong> umso größer ist, je stärker die<br />

Drainspannung UDS angehoben wird. Mit steigendem UDS muss die Gatespannung<br />

UGS immer höhere Werte annehmen, damit CK den Spitzenwert erreicht. Das liegt<br />

daran, dass die zunehmend positive Drainspannung UDS die Raumladungszone<br />

immer weiter in das Driftgebiet ausdehnt. Nun da <strong>der</strong> Oberflächenbereich <strong>der</strong><br />

Raumladungszone im Driftgebiet, <strong>der</strong> komplett mit <strong>der</strong> Inversionsschicht belegt ist,<br />

elektrisch leitend wird, kann es keine Spannung über ihm abfallen. Deswegen hat ein<br />

weiteres Ansteigen <strong>von</strong> UGS zur Folge, dass die Ausdehnung <strong>der</strong> Raumladungszone<br />

im Driftgebiet am drainseitigen Kanalende endet; dadurch sinkt CK auf den Wert für<br />

Cox ab.<br />

Bei experimenteller Untersuchung <strong>der</strong> drei geschil<strong>der</strong>ten Teilkapazitäten ergibt sich<br />

allerdings, dass CO grundsätzlich den dominierenden Anteil an Cgs einnimmt.<br />

Demnach bildet sich zwischen dem Gate und <strong>der</strong> Source‐Kontaktierung die<br />

näherungsweise konstante Gate‐Source‐Kapazität Cgs ≈ CO = const.<br />

Der Überlapp des Gates über die Driftzone bewirkt die Gate‐Drain‐Kapazität Cgd, die<br />

auch einer Spannungsabhängigkeit unterliegt:<br />

C<br />

gd<br />

⎧ ε ox AD<br />

⎪C<br />

= für U < U<br />

⎪ dox<br />

= ⎨<br />

⎪ Cox ⋅CRLZ εox⋅εSi⋅AD = für U ≥U<br />

⎪ ⎩Cox<br />

+ CRLZ εoxWRLZ + εSidox<br />

ox DS GS<br />

DS GS<br />

(5.5)<br />

Analytisch lässt sich Cgd bei einer konstanten Gate‐Source‐Spannung UGS gemäß<br />

Dogan et al. [DL91] als Funktion <strong>von</strong> <strong>der</strong> Drain‐Source‐Spannung UDS ausdrücken:<br />

C<br />

⎧ε<br />

A<br />

⎪<br />

⎪<br />

= ⎨<br />

( U −U −U<br />

)<br />

gd −12<br />

2<br />

n<br />

⎪ε<br />

2<br />

ox A ⎡ ε<br />

D ox DS GS FB ⎤<br />

n<br />

⋅ 1+<br />

für U 2<br />

DS ≥ UGS + UFB<br />

⎪<br />

⎢ ⎥<br />

dox ε SiqdoxND ⎩<br />

für<br />

U < U + U<br />

ox D n<br />

dox<br />

DS GS FB<br />

⎢⎣ ⎥⎦<br />

(5.6)<br />

AD ist die Überlappungsfläche <strong>der</strong> Gateelektrode über die Driftzone. Die Flachband‐<br />

spannung<br />

Polysiliziumgate und n‐Halbleiter her [TN98]<br />

n U FB rührt in diesem Fall vom Austrittsarbeitsunterschied <strong>von</strong> n + ‐<br />

n<br />

kT ⎛ N D ⎞<br />

Φ MS =− 0,56[ V]<br />

+ ln ⎜ ⎟<br />

q ⎝ ni⎠<br />

(5.7)<br />

mit ND als Driftzonendotierung.

Hurra! Ihre Datei wurde hochgeladen und ist bereit für die Veröffentlichung.

Erfolgreich gespeichert!

Leider ist etwas schief gelaufen!