Logikfamilien - Lehrstuhl für Schaltungstechnik und Simulation

Berechnung V OL Berechnung der Low-Ausgangsspannung aus der Ausgangskennlinie von NMOS und LastI querNMOSPMOSV OLVDD V out NMOS ist im linearen Bereich, PMOS in Sättigung Mit V T= V TN= |V TP|:I NMOS = k N [(V DD – V T ) V OL – ½ V OL 2 ] = ½ k P (V DD – V T ) 2 = I PMOSV OL = (V DD -V T ) [1 – 1 – k P /k N ] k pmuß viel kleiner als k nsein !!! Das low-level hängt stark von V DDab – schlecht!Digitale Schaltungstechnik 2005 - LogikfamilienP. Fischer, TI, Uni Mannheim, Seite 7