Logikfamilien - Lehrstuhl fÃ¼r Schaltungstechnik und Simulation

Weitere Magazine

Empfehlungen

Info

Vorläufer: Diode-Transistor-Logik (DTL) Verwendung in früher (diskret aufgebauter) Logik Beispiel NAND2-Gate:V CCKnoten wird auf '0.7V'gezogen, sobald mindestenseiner der Eingänge 0V ist.Sonst ist er auf V CC-PotentialQAusgang istV CCoder (fast) MasseABTransistor ist'OFF' oder 'ON'Knoten ist (idealisiert)0V oder '0.7V' (wegen B-E-Diode)GNDv cc– Ausgangsstrom des High-Levels wird durch Pullup-Widerstand limitiert– Low-Level ist nicht ganz GND (wie bei P-Last Logik)Q+ Ausgänge können verbunden werden und bilden so ein 'Wired-AND' NOR Gate wird durch wired-AND gebildet: !(A+B) = !A ⋅ !BBNOR2ADigitale Schaltungstechnik 2005 - LogikfamilienP. Fischer, TI, Uni Mannheim, Seite 67
Frühe Transistor-Transistor-Logik (TTL) Eingangsstufe von DTL wird durch Transistoren ersetzt Beispiel NAND2-Gate:V CCKnoten ist (idealisiert)0V (A oder B = GND) oder'0.7V' (BE-Diode von M3)QA BM3C E En + n +n - p -n +Bp +ABGND Die Ansteuerung des Transistor-Gates ist verbessert Die Low-Level am Eingang müssen sehr niedrig sein (V IL= 0.8V bei V CC= 5V)! Ausgangsstrom des High-Levels immer noch durch Pullup-Widerstand limitiert. I L» I H Ausgänge können verbunden werden und bilden so ein 'Wired-AND'Digitale Schaltungstechnik 2005 - LogikfamilienP. Fischer, TI, Uni Mannheim, Seite 68
Seite 2:
Unterschiede in Logikfamilien Techn
Seite 5 und 6:
Signalpegel des Inverters mit resis
Seite 7 und 8:
Berechnung V OL Berechnung der Low-
Seite 9 und 10:
Pseudo-NMOS NAND4 GatterVDDn + -Kon
Seite 11 und 12:
Ausblick: Pseudo NMOS mit Adaptiver
Seite 13 und 14:
Dynamische Logik mit 'Precharge'2 P
Seite 15 und 16: Layout eines dynamischen NAND3 Gatt
Seite 17 und 18: Ausblick: Das Problem der 'Charge r
Seite 19 und 20: CMOSDigitale Schaltungstechnik 2005
Seite 21 und 22: CMOS Inverter Transferkennlinie Ent
Seite 23 und 24: Test: Transfer Charakteristik (DC s
Seite 25 und 26: Transientenanalyse Simulation eines
Seite 27 und 28: Geschwindigkeit Hiermit ist meist D
Seite 29 und 30: Transientensimulation Externe Last
Seite 31 und 32: Leistungsverbrauch (2)2. Dynamische
Seite 33 und 34: Pass-Transistor Logik Ein- und Ausg
Seite 35 und 36: Pass Gate Logik Elementarer Block:
Seite 37 und 38: XOR mit Pass Gate LogikABA ⊕ BA00
Seite 39 und 40: Tristate Ausgänge Soll eine von me
Seite 41 und 42: Tri-State Ausgang Die zwei in Serie
Seite 43 und 44: Differenzielle Logik Einige Logikfa
Seite 45 und 46: DCVS ANDoutoutab a bPulldown:F = !(
Seite 47 und 48: Problem: Querstrom beim UmschaltenQ
Seite 49 und 50: DCVS Beispiel mit 3 Eingängena+(bc
Seite 51 und 52: ECLDigitale Schaltungstechnik 2005
Seite 53 und 54: Umschalten des differentiellen Paar
Seite 55 und 56: OR/NOR Gate mit mehr DetailsV CC2V
Seite 57 und 58: Erzeugung der ReferenzspannungV CC2
Seite 59 und 60: ECL Gatter 1967 Bipolar-Transistore
Seite 61 und 62: CMOS CMLDigitale Schaltungstechnik
Seite 63 und 64: CML XORa ⊕ ba ⊕ bbb b baaDigita
Seite 65: TTLDigitale Schaltungstechnik 2005
Seite 69 und 70: SPICE Simulation TTL Inverter4k1.6k
Seite 71 und 72: BiCMOS Logik Durch die gleichzeitig
Seite 73 und 74: Bipolare Logiken (TTL, ECL) auf dem
Seite 75 und 76: Single ended: TTL CMOS ECL GTLSigna
Seite 77 und 78: Ein paar Logik-FamilienDigitale Sch
Seite 79 und 80: Entwicklung LogikfamilienQuelle: Te
Alle anzeigen

Logikfamilien - Lehrstuhl fÃ¼r Schaltungstechnik und Simulation

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?