Logikfamilien - Lehrstuhl für Schaltungstechnik und Simulation
Logikfamilien - Lehrstuhl für Schaltungstechnik und Simulation
Logikfamilien - Lehrstuhl für Schaltungstechnik und Simulation
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
DCVS Inverter <strong>Simulation</strong> mit PSPICE mit sehr langsamen Eingangssignalen (Anstiegs/Abfallzeit = 1µs) Hier (W/L) P= (W/L) NVCCAusgang linksSimplePleftPrightSimpleEingang rechtsoutrightVVVoutleftVinleftVleftV1 = 0V2 = 5TR = 100nNleftSimpleNrightSimpleinrightVrightV1 = 5V2 = 0TR = 100nEingang linksAusgang rechts01µs ! Ausgang ist sehr schnell durch das positive FeedbackDigitale <strong>Schaltungstechnik</strong> 2005 - <strong>Logikfamilien</strong>P. Fischer, TI, Uni Mannheim, Seite 47