Logikfamilien - Lehrstuhl für Schaltungstechnik und Simulation

Geschwindigkeit Hiermit ist meist Durchlaufzeit gemeint. Durchlaufzeit (t PLH, T PHL) entsteht durch die endliche Anstiegszeit des Ausgangssignals. Wird durch eine Last die Anstiegszeit langsamer, so wird effektiv die Durchlaufzeit länger.Geschwindigkeit wird bestimmt durch: Die Kapazität, die umgeladen werden muß. Die wichtigsten sind- Drain-Gate Überlapp (Drain-Bulk und Drain-Gate sind klein, da MOS meist in Sättigung oder aus)- Drain-Dioden Sperrschichtkapazitäten- Leitungskapazitäten- Eingangskapazität der nächsten Stufe (Gate-Kapazitäten) Die Transistorparameter von K, der Schwelle und dem W/L der Transistoren Die Versorgungsspannung (Höhere Versorgung ⇒ mehr Strom, aber auch höherer Hub) Die Anstiegszeit des EingangssignalsFaustregel: Wenn die Lastkapazitäten dominieren (Leitungen und C inder nächsten Stufen, also z.B. bei hohemFan-Out) braucht man große Transistoren ('Treiber', 'buffer') Ist die Last klein, so genügen kleine TransistorenMerke: Minimale Gate Verzögerung für 0.25µm-0.35µm Technologien ist etwa 50-100 psDigitale Schaltungstechnik 2005 - LogikfamilienP. Fischer, TI, Uni Mannheim, Seite 27