Logikfamilien - Lehrstuhl fÃ¼r Schaltungstechnik und Simulation

Weitere Magazine

Empfehlungen

Info

Pseudo-NMOS LogikVorteile Erfordert nur N+1 Transistoren (N NMOS, 1 PMOS) Topologie sehr einfach Eingangskapazität klein Gut geeignet z.B. für DecoderNachteile Statischer Stromverbrauch, wenn Ausgang auf Null ist Abfall- und Anstiegszeiten u.U. stark asymmetrisch Kleiner unterer Störabstand: V IL~ V TN, V OL> 0 Dimensionierung des PMOS ist kritisch ('ratioed logic'):- Er darf nicht zu groß sein, damit die NMOS den Ausgang noch gegen 'Null' (i.e. unter V IL) ziehen können- Er darf nicht zu klein sein, weil t pLHdann zu groß wirdAnwendungen Open-Drain Ausgang. Mehrere Ausgänge können verbunden werden.Mit einer Last ergibt sich eine ODER-Verknüpfung 'Wired-OR'(eigentlich NOR oder NAND...) Die Last kann an eine andere Spannung angeschlossen werden als VDD:- Level-Shifter- Gunning Transceiver Logik (GTL) mit niedriger AbschlußspannungIC1wired-ORIC2Digitale Schaltungstechnik 2005 - LogikfamilienP. Fischer, TI, Uni Mannheim, Seite 10
Ausblick: Pseudo NMOS mit Adaptiver Last M1 wird aktiv eingeschaltet, wenn die Logik benötigt wird Im 'stand-by'- Modus sorgt ein schwacher M2 (kleines W/L) für statische High-Levelsenable M1 M2OutA B Cnor3Digitale Schaltungstechnik 2005 - LogikfamilienP. Fischer, TI, Uni Mannheim, Seite 11
Seite 2: Unterschiede in Logikfamilien Techn
Seite 5 und 6: Signalpegel des Inverters mit resis
Seite 7 und 8: Berechnung V OL Berechnung der Low-
Seite 9: Pseudo-NMOS NAND4 GatterVDDn + -Kon
Seite 13 und 14: Dynamische Logik mit 'Precharge'2 P
Seite 15 und 16: Layout eines dynamischen NAND3 Gatt
Seite 17 und 18: Ausblick: Das Problem der 'Charge r
Seite 19 und 20: CMOSDigitale Schaltungstechnik 2005
Seite 21 und 22: CMOS Inverter Transferkennlinie Ent
Seite 23 und 24: Test: Transfer Charakteristik (DC s
Seite 25 und 26: Transientenanalyse Simulation eines
Seite 27 und 28: Geschwindigkeit Hiermit ist meist D
Seite 29 und 30: Transientensimulation Externe Last
Seite 31 und 32: Leistungsverbrauch (2)2. Dynamische
Seite 33 und 34: Pass-Transistor Logik Ein- und Ausg
Seite 35 und 36: Pass Gate Logik Elementarer Block:
Seite 37 und 38: XOR mit Pass Gate LogikABA ⊕ BA00
Seite 39 und 40: Tristate Ausgänge Soll eine von me
Seite 41 und 42: Tri-State Ausgang Die zwei in Serie
Seite 43 und 44: Differenzielle Logik Einige Logikfa
Seite 45 und 46: DCVS ANDoutoutab a bPulldown:F = !(
Seite 47 und 48: Problem: Querstrom beim UmschaltenQ
Seite 49 und 50: DCVS Beispiel mit 3 Eingängena+(bc
Seite 51 und 52: ECLDigitale Schaltungstechnik 2005
Seite 53 und 54: Umschalten des differentiellen Paar
Seite 55 und 56: OR/NOR Gate mit mehr DetailsV CC2V
Seite 57 und 58: Erzeugung der ReferenzspannungV CC2
Seite 59 und 60: ECL Gatter 1967 Bipolar-Transistore
Seite 61 und 62:
CMOS CMLDigitale Schaltungstechnik
Seite 63 und 64:
CML XORa ⊕ ba ⊕ bbb b baaDigita
Seite 65 und 66:
TTLDigitale Schaltungstechnik 2005
Seite 67 und 68:
Frühe Transistor-Transistor-Logik
Seite 69 und 70:
SPICE Simulation TTL Inverter4k1.6k
Seite 71 und 72:
BiCMOS Logik Durch die gleichzeitig
Seite 73 und 74:
Bipolare Logiken (TTL, ECL) auf dem
Seite 75 und 76:
Single ended: TTL CMOS ECL GTLSigna
Seite 77 und 78:
Ein paar Logik-FamilienDigitale Sch
Seite 79 und 80:
Entwicklung LogikfamilienQuelle: Te
Alle anzeigen

Logikfamilien - Lehrstuhl fÃ¼r Schaltungstechnik und Simulation

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?