Logikfamilien - Lehrstuhl für Schaltungstechnik und Simulation

Pseudo-NMOS LogikVorteile Erfordert nur N+1 Transistoren (N NMOS, 1 PMOS) Topologie sehr einfach Eingangskapazität klein Gut geeignet z.B. für DecoderNachteile Statischer Stromverbrauch, wenn Ausgang auf Null ist Abfall- und Anstiegszeiten u.U. stark asymmetrisch Kleiner unterer Störabstand: V IL~ V TN, V OL> 0 Dimensionierung des PMOS ist kritisch ('ratioed logic'):- Er darf nicht zu groß sein, damit die NMOS den Ausgang noch gegen 'Null' (i.e. unter V IL) ziehen können- Er darf nicht zu klein sein, weil t pLHdann zu groß wirdAnwendungen Open-Drain Ausgang. Mehrere Ausgänge können verbunden werden.Mit einer Last ergibt sich eine ODER-Verknüpfung 'Wired-OR'(eigentlich NOR oder NAND...) Die Last kann an eine andere Spannung angeschlossen werden als VDD:- Level-Shifter- Gunning Transceiver Logik (GTL) mit niedriger AbschlußspannungIC1wired-ORIC2Digitale Schaltungstechnik 2005 - LogikfamilienP. Fischer, TI, Uni Mannheim, Seite 10