Logik und Gatter - Lehrstuhl für Schaltungstechnik und Simulation
Logik und Gatter - Lehrstuhl für Schaltungstechnik und Simulation
Logik und Gatter - Lehrstuhl für Schaltungstechnik und Simulation
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
Gemischte <strong>Gatter</strong><br />
Betrachte die Schaltung:<br />
b<br />
c<br />
a<br />
a b c<br />
0<br />
0<br />
0<br />
0<br />
0<br />
1<br />
0<br />
1<br />
0<br />
f<br />
1<br />
1<br />
1<br />
f = abc + abc + abc<br />
= a(<br />
bc + bc + bc )<br />
= a(<br />
bc + b(<br />
c + c ))<br />
= a(<br />
bc + b)<br />
( Distributivgesetz )<br />
( Distributivgesetz )<br />
( Neutrales Element )<br />
f<br />
0<br />
1<br />
1<br />
0<br />
1<br />
0<br />
1<br />
1<br />
= a(<br />
c + b)<br />
f = a(<br />
b + c )<br />
( Kommutativgesetz )<br />
a<br />
1<br />
1<br />
0<br />
1<br />
1<br />
0<br />
0<br />
0<br />
b<br />
c<br />
1<br />
1<br />
1<br />
0<br />
a<br />
b<br />
f<br />
c<br />
Achtung:<br />
Beachte:<br />
Für keine Eingangskombination darf ein Kurzschluß zwischen VDD <strong>und</strong> GND entstehen!<br />
Die Verschaltung der PMOS Transistoren ist dual zu den NMOS Transistoren!<br />
Hier a(b+c) ⇒ a+(bc)<br />
Digitale <strong>Schaltungstechnik</strong> - Aussagenlogik <strong>und</strong> <strong>Gatter</strong><br />
© P. Fischer, ziti, Uni Heidelberg, Seite 29
Change language