Logik und Gatter - Lehrstuhl für Schaltungstechnik und Simulation
Logik und Gatter - Lehrstuhl für Schaltungstechnik und Simulation
Logik und Gatter - Lehrstuhl für Schaltungstechnik und Simulation
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
AND <strong>und</strong> OR <strong>Gatter</strong><br />
Durch die Eigenschaften der NMOS- <strong>und</strong> PMOS Transistoren werden immer invertierende Funktionen<br />
erzeugt. Daher:<br />
AND <strong>und</strong> OR <strong>Gatter</strong> werden aus NAND <strong>und</strong> NOR <strong>Gatter</strong>n erzeugt !<br />
AND:<br />
a<br />
b<br />
a<br />
b<br />
&<br />
f<br />
f<br />
a<br />
b<br />
f<br />
OR:<br />
a<br />
b<br />
a<br />
b<br />
≥ 1<br />
f<br />
f<br />
a<br />
b<br />
f<br />
Merke: AND <strong>und</strong> OR <strong>Gatter</strong> sind (in CMOS) langsamer als NAND <strong>und</strong> NOR <strong>und</strong> werden daher wenig benutzt!<br />
Digitale <strong>Schaltungstechnik</strong> - Aussagenlogik <strong>und</strong> <strong>Gatter</strong><br />
© P. Fischer, ziti, Uni Heidelberg, Seite 28
Change language