DACs und ADCs (330kb)
DACs und ADCs (330kb)
DACs und ADCs (330kb)
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
<strong>DACs</strong> <strong>und</strong> <strong>ADCs</strong>
Anwendungsbereiche<br />
DAC = Digital-Analog-Converter: Wandlung von digitalen Werten in analoge Spannungen/Ströme<br />
– Erzeugung von Audio-Signalen (CD Player, Handy,..)<br />
– Erzeugung von Video-Signalen (Grafikkarten, Beamer,...)<br />
– Einstellung von Arbeitspunkten in ICs<br />
ADC = Analog-Digital-Converter: Wandlung analoger Spannungen/Ströme in digitale Werte<br />
– Wandlung von Audio Signalen (Handy-Micro, Digitale Musikaufnahmen, ...)<br />
– Wandlung von Video Signalen (in Kameras, Frame Grabbern, ...)<br />
– Meßwerterfassung (Temperatur, Druck, Helligkeit etc..)<br />
Signalverarbeitung geschieht heute oft digital. Aufbau daher oft:<br />
analoge<br />
Information<br />
ADC<br />
DSP<br />
DAC<br />
analoge<br />
Information<br />
Digitaler<br />
Signal<br />
Prozessor<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 2
Kenngrößen<br />
Auflösung (resolution) N<br />
Geschwindigkeit<br />
Leistungsaufnahme<br />
Anzahl Werte, die getrennt werden. Angegeben in Bit.<br />
8 Bit = 2 8 = 256 Stufen<br />
10 Bit = 2 10 = 1024 Stufen etc.<br />
Maximale Frequenz, mit der analoge Werte gewandelt/digitalisiert<br />
werden können<br />
FSR = Full Scale Range: Maximale Spannung / maximaler Strom, der gemessen/erzeugt werden kann<br />
LSB = das Datenbit, das der kleinstmöglichen analogen Änderung (FSR/2 N ) entspricht. Meist Bit 0.<br />
MSB = das Datenbit, mit dem sich der analoge Wert um ½ FSR ändert. Meist Bit (N-1).<br />
Auswahl <strong>DACs</strong> (2002): 8 Bit @ 1 GHz<br />
14 Bit @ 300 MHz (1W)<br />
16 Bit @ 1 MHz (800µW, Maxim: 10$)<br />
18 Bit @ 30MHz (600mW, Analog Devices)<br />
Typische Werte ADC (2002): 6 Bit @ 1GHz<br />
12 Bit @ 100 MHz (Analog Devices)<br />
16 Bit @ 1MHz, 20$<br />
18 Bit @ Hz, Dual Slope, 8$<br />
24 Bit @ 10 kHz, Oversampling<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 3
Transferverhalten: Offset Fehler<br />
Oft nicht schlimm, kann 'weggeeicht' werden.<br />
(Hinweis eines ‚Experten‘ per email: ‚Eichen darf nur das Eichamt‘ – also: kann ‚wegkalibriert‘ werden)<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 5
Transferverhalten: Verstärkungs- (Gain-) Fehler<br />
Kann oft weggeeicht – pardon: wegkalibriert werden. Daher oft nicht kritisch<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 6
DAC Nicht-Linearität<br />
Sehr störend. Führt zu Verzerrung des Signals.<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 7
INL and DNL, effektive Auflösung<br />
Differential Non-linearity (DNL):<br />
Im Idealfall sollten alle Stufen die gleiche Höhe haben.<br />
DNL= (größte) Abweichung der Stufen von der Sollhöhe.<br />
Referenz ist meist eine an die Messwerte angepaßte Gerade<br />
Integral Non-Linearity (INL):<br />
INL = (größte) Abweichung zwischen idealer Kennlinie (Gerade) <strong>und</strong> gemessenen Werten.<br />
Wesentlich strengeres Kriterium als DNL!<br />
DNL <strong>und</strong> INL werden meist in LSB angegeben<br />
Weiter Kenngrößen:<br />
Missing Codes (ADC): Es kann sein, daß systematisch gewisse Bitkombinationen bei einem ADC nicht<br />
vorkommen!<br />
Monotonizität (ADC, DAC): Verlange, daß z.B. die Ausgangsspannung nie abfällt wenn digitale Werte<br />
ansteigen<br />
Settling Time (DAC): Zeit die benötigt wird, bis der Ausgang sich dem Sollwert auf eine gewisse<br />
Genauigkeit (z.B. 0.5 LSB) angenähert hat.<br />
Conversion Time (ADC): Kehrwert der maximalen Konversionsrate. Manche <strong>ADCs</strong> haben interne<br />
Pipelines. Sie brauchen mehrere Takte, um den Ausgangswert zu ermitteln.<br />
Glitches (DAC): kurzzeitige falsche Ausgangswerte. Am schlimmsten meist beim Schalten des MSB:<br />
Beim Schalten von 7 ⇒ 8 (4 bit DAC): 0111 ⇒ 0000 ⇒ 1000 Ausgang kurzzeitig auf Null<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 8
<strong>DACs</strong>
Idealer DAC<br />
Eingang ist ein N-bit Wort: b N-1<br />
, …, b 1<br />
, b 0<br />
, das den Wert B = b N-1<br />
2 -1 + b N-2<br />
2 -2 + ... + b 1<br />
2 -(N-1) +b 0<br />
2 -N<br />
V out<br />
= V ref<br />
x B<br />
Auflösung = VLSB = V ref<br />
/ 2 N<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 10
Widerstandsteiler<br />
Erzeuge 2 N Referenz-Signale mit einem<br />
ohm'schen Spannungsteiler<br />
Das Matching der Widerstände muß auf<br />
LSB-Niveau sein.<br />
Wähle eines der Signale mit MUX aus<br />
+ Sehr einfach<br />
+ Garantiert monoton<br />
– Layout groß da 2 N Widerstände benötigt.<br />
(Widerstände in CMOS sind groß!)<br />
– RC-Zeit durch viele Pass-Gates groß<br />
⇒ Settling-Zeit schlecht<br />
(wird quadratisch mit N schlechter, s.<br />
Kapitel Pass-Transistor Logik)<br />
– DC-Stromfluß in der Widerstandskette,<br />
V ref<br />
wird belastet.<br />
Verbesserung:<br />
Nur eine Reihe Schalter mit digitalem<br />
Decoder.<br />
3 bit DAC<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 11
Kaskadierte Widerstandsteiler<br />
Erzeuge Grob- <strong>und</strong> Feinwerte in 2 Stufen mit<br />
zwei Spannungsteilern<br />
+ Benötigt nur 2x2 N/2 Widerstände<br />
+ Gut für höhere Auflösung<br />
+ Matching der Widerstände der zweiten Kette ist<br />
relativ unkritisch<br />
– Widerstände der ersten Kette müssen auf LSB-<br />
Niveau übereinstimmen<br />
– Offset-Spannungen <strong>und</strong> Verstärkung der Buffer<br />
sind kritisch<br />
Beispiel 6 Bit DAC<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 12
R-2R Netzwerk<br />
Clevere Schaltung, die mit Widerständen mit Werten R <strong>und</strong> 2R auskommt.<br />
Jede Stufe hat den Eingangswiderstand R<br />
In den ‚2R‘ Widerstände fließen je um die Hälfte niedrigere Ströme<br />
R 1<br />
= 2R||2R = R<br />
R' = 2R<br />
R 2<br />
= 2R||2R = R<br />
R' = R+R = 2R<br />
R 3<br />
= 2R||2R = R<br />
R' = R+R = 2R<br />
R 4<br />
= 2R||2R = R<br />
R' = 2R<br />
V REF<br />
R<br />
R<br />
R<br />
2R<br />
2R<br />
V REF V REF /2<br />
V REF /4 V REF /8<br />
2R<br />
2R<br />
2R<br />
I<br />
1 =<br />
V REF<br />
2 R<br />
I<br />
1 =<br />
V REF<br />
4 R<br />
I<br />
1 =<br />
V<br />
8R<br />
REF<br />
I<br />
1 =<br />
V REF<br />
16 R<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 13
R-2R DAC<br />
V REF<br />
R<br />
R<br />
R<br />
2R<br />
2R<br />
2R<br />
2R<br />
2R<br />
MSB<br />
LSB<br />
R f<br />
Ströme werden in einer virtuellen Masse aufsummiert<br />
Durchgangswiderstand der Schalter kritisch, da Ströme unterschiedlich. Daher Schalter links größer<br />
Sehr einfach, wenige Widerstände<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 14
Strom – <strong>DACs</strong> mit skalierten Stromquellen<br />
Erzeuge Ausgangsstrom durch Summation von Strömen (Einfach! – Kirchhoff!)<br />
Einfachste Variante: Erzeuge Ströme I REF<br />
, I REF<br />
/2, I REF<br />
/4,... (Stromspiegel mit unterschiedlichen W bzw. m)<br />
Unbenutzte Ströme werden oft nach 'Masse' geleitet, um den Stromverbrauch der Schaltung konstant zu<br />
halten <strong>und</strong> die dynamischen Eigenschaften (Einschalten der Stromquelle) zu verbessern<br />
+ Sehr einfach, CMOS kompatibel<br />
+ Nur N Stromquellen<br />
– Das Matching der unterschiedlichen Stromquellen muß aufs LSB genau sein!<br />
– Nicht garantiert monoton. INL <strong>und</strong> DNL nicht gut. Glitch beim MSB wahrscheinlich (4I + 2I + 1I ⇒ 8I)<br />
I REF<br />
I REF<br />
/2 I REF<br />
/4 I REF<br />
/8<br />
MSB<br />
LSB<br />
R f<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 15
Strom – <strong>DACs</strong> mit Thermometer Code<br />
Anderes Extrem: Benutze 2 N identische LSB-Stromquellen, die der Reihe nach angeschaltet werden<br />
'Thermometer Code'<br />
+ Garantiert monoton. INL <strong>und</strong> DNL gut.<br />
+ Sehr geringe Glitches, wenn der Decoder gutes Timing hat<br />
– Große Fläche, Ansteuerung der Schalter komplizierter<br />
Details: - Die Stromquellen müssen gut 'matchen'. Sie werden in einer<br />
regelmäßigen Matrix angeordnet.<br />
- Mögliche Gradienten (in V T<br />
, K etc.) werden durch die Reihenfolge des Einschaltens kompensiert<br />
- Die Stromquellen werden kaskodiert, um den Ausgangswiderstand zu erhöhen.<br />
Die Kaskoden können in den Schalter 'integriert' werden<br />
I = V REF<br />
/ R REF<br />
V REF<br />
durch<br />
Rückkopplung<br />
2 N mal<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 16
'Hybrider' Strom – DAC<br />
Kompromiß: Thermometer – Code für die höheren Bits, skalierte Stromquellen für die 2-4 unteren Bits<br />
Z.Z. die populärste Architektur<br />
Thermometer-Code<br />
Skalierte Quellen<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 17
Beispiel Hybrider Current Steering DAC<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 18
State of the Art<br />
10 Bit<br />
1GS/s<br />
INL < 0.2LSB<br />
DNL
Tipps auf einer dänischen Seite....<br />
Hinweise zur Kaskodierung<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 20
<strong>DACs</strong> mit 'Switched Capacitors'<br />
Geschaltete Kondensatoren werden in einer Vielzahl von Anwendungen benutzt:<br />
Die Kondensatoren werden geladen <strong>und</strong> dann an einen Integrator geschaltet<br />
Vorsicht vor Ladungsinjektion in den Schalttransistoren!<br />
Wesentliche Verbesserung durch differentielle Schaltungen<br />
Offset des Verstärkers kann durch geschickte Schaltsequenzen kompensiert werden<br />
Kondensatoren müssen 'linear' (d.h. spannungs-unabhängig) sein -> Meist spezielle Poly1-Poly2 Caps<br />
Viele Varianten möglich (auch mit identischen Kondensatoren)<br />
Nicht geeignet für statische Anwendungen!<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 21
Oversampling <strong>DACs</strong><br />
IDEE (sehr allgemein einsetzbar):<br />
- Ein hochfrequentes Signal wird mit niedriger Auflösung (wenige Bit) geeignet erzeugt<br />
- Die hohen Frequenzkomponenten werden ausgefiltert<br />
Extremfall: '1Bit Converter' für Audio-Anwendungen (44kHz Konversions-Rate)<br />
Sehr schematisch:<br />
1 Bit Signal<br />
Nach Filter<br />
0.5 0.25 1 0 0.75<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 22
<strong>ADCs</strong>
Sample <strong>und</strong> Hold<br />
Vor der Konversion wird das Eingangssignal meist abgetastet <strong>und</strong> gespeichert.<br />
'Sample and Hold' = S&H oder 'Track and Hold' = T&H<br />
Meist mit Kondensator <strong>und</strong> Schalter.<br />
Probleme:<br />
- RC-'settling'-Zeit muß klein sein, damit die Kondensatorspannung auf < 1 LSB stabil ist<br />
- Öffnen des Schalters muß immer an einem genau definierten Zeitpunkt erfolgen 'Apertur-Error'<br />
(Es gibt einen Signalabhängigen Anteil im Schalter!)<br />
- Kondensatorspannung muß während der Konversion stabil bleiben (Leckstrom klein – 'droop')<br />
- Vorsicht vor Ladungsinjektion durch den Schalter -> 'Dummy' Transistoren zur Kompensation<br />
Viele trickreiche Schaltungen wurden hierfür entwickelt!<br />
U<br />
1x 2x 1x<br />
in<br />
U cap<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 24
Integrierender ADC (dual Slope)<br />
Idee:<br />
- Wandle Eingangsspannung in Strom. I in<br />
= U in<br />
/ R<br />
- Integriere den Strom auf Kondensator C auf.<br />
- Miß Zeit, bis eine feste Spannung U ref<br />
erreicht ist: T = CU ref<br />
/ I in<br />
= RC x U ref<br />
/ U in<br />
Problem: Zeit hängt von RC ab. Schwer zu kontrollieren.<br />
Dual Slope Prinzip:<br />
1. Reset des Ladungsverstärkers<br />
2. Integriere U in<br />
für bekannte Zeit T 1<br />
auf. Q sig<br />
= -T 1<br />
I in<br />
= -T 1<br />
U in<br />
/R<br />
3. Integriere -U ref<br />
auf, bis Ausgangsspannung Null wird.<br />
Miß die Zeit T 2<br />
: Q ref<br />
= T 2<br />
U ref<br />
/R = - Q sig<br />
= T 1<br />
U in<br />
/R<br />
Hängt NICHT mehr von R oder C ab!<br />
U in<br />
= U ref<br />
x T 2<br />
/T 1<br />
Integrator<br />
Komparator<br />
U in<br />
U ref<br />
R<br />
Logik,<br />
Zeitmessung<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 25
Dual Slope ADC<br />
U int<br />
U sig<br />
= T 1<br />
U in<br />
/RC<br />
Steigung hängt<br />
von U in<br />
ab<br />
Konstante<br />
Steigungen<br />
t<br />
T 1<br />
T 2<br />
Reset<br />
Sehr hohe Auflösungen (20 Bit) möglich<br />
T 1<br />
wird (in Europa) of zu 20ms gewählt, so daß sich 50Hz-Brumm-Komponenten wegmitteln<br />
Ladungsinjektion nach dem Reset erzeugt einen Fehler. Dieser kann durch Tricks eliminiert werden<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 26
Sukzessive Approximation<br />
Erzeuge mit einem DAC eine interne Spannung<br />
Bestimme den DAC-Wert, der der Eingangsspannung am Nächsten kommt<br />
Für N Bit sind N Suchschritte nötig:<br />
1. Schritt: Vergleich mit U ref<br />
/2<br />
U in U ref /2<br />
2. Schritt: Vergleich mit U ref<br />
/4 Vergleich mit 3/2 U ref<br />
3. Schritt: etc.<br />
U in<br />
S&H<br />
Komparator<br />
– Aufwand für DAC ist relativ hoch<br />
– Wenn früh eine falsche Entscheidung<br />
fällt ist das Ergebnis falsch!<br />
DAC<br />
U ref<br />
Logik<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 27
Flash ADC<br />
Eingangsspannung wird simultan<br />
mit 2 N Referenzwerten verglichen<br />
Thermometercode wird in Binärcode<br />
verwandelt<br />
Sehr schnell<br />
Hoher Aufwand (2 N -1 Komparatoren!)<br />
Hoher Stromverbrauch<br />
Hohe Fläche<br />
Geeignet für 6-7 Bit<br />
Design nicht einfach:<br />
- kapazitive Belastung v. Vin<br />
- 'Noise' durch gleichzeitiges Schalten<br />
vieler Komparatoren<br />
- Belastung des Spannungsteilers,<br />
falls Komparatoren DC-Strom am<br />
Eingang haben<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 28
Zweistufiger Flash ADC<br />
Zweistufige Konversion:<br />
1. Grobe Konversion (z.B. 4 Bit). Der entsprechende Analogwert wird in einem DAC erzeugt <strong>und</strong><br />
vom Eingangssignal abgezogen.<br />
2. Nach Hochverstärken des Differenzsignals erneute Konversion<br />
U in<br />
4 Bit<br />
Flash<br />
DAC<br />
x 16<br />
4 Bit<br />
Flash<br />
4 MSB 4 LSB<br />
Wesentlich weniger Hardware / Fläche / Leistung als bei reinem Flash-ADC<br />
Genauigkeitsanforderungen an Komparatoren etc. viel geringer<br />
Fehlerkorrektur (bei falscher Entscheidung in der ersten Stufe) ist relativ einfach möglich. (Zweiter Flash<br />
ADC hat dann ein Bit mehr Auflösung)<br />
Z.Z. die populärste Architektur für schnelle <strong>ADCs</strong> mit mittlerer Auflösung<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 29
Algorithmische <strong>ADCs</strong><br />
Das Two-Step-Prinzip wird noch öfter angewendet. Extremfall: 1 Komparator pro Bit:<br />
Für einen Eingangsbereich von U in<br />
= 0...2 x U ref<br />
:<br />
- Wenn U in<br />
< U ref<br />
: Bit = 0, Ausgang = 2 x U in<br />
Ausgangsbereich 0..2 x U ref<br />
- Wenn U in<br />
> U ref<br />
: Bit = 1, Ausgang = 2 x (U in<br />
-U ref<br />
) Ausgangsbereich 0..2 x U ref<br />
U in<br />
Komparator<br />
nächste<br />
Stufe<br />
U ref<br />
U ref<br />
x 2<br />
Bit i<br />
Sehr populär<br />
Fehlerkorrektur in jeder Stufe möglich. Komparator ist dann unkritisch!<br />
Alle Stufen sind identisch. Das vereinfacht das Design<br />
Anzahl Bits ist nur durch die Qualität der einzelnen Blöcke limitiert.<br />
Implementierung mit Spannungen, Strömen, als Switched Capacitor,....<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 30
Pipeline ADC<br />
Bei mehrstufigen Verfahren: Übergib Ergebnis einer Stufe nach einem Takt zur nächsten Stufe.<br />
Sofort nach der Übergabe des Ergebnisses verarbeitet jede Stufe ein neues Ereignis<br />
Die Schaltung akzeptiert in jedem Takt einen Analogwert <strong>und</strong> gibt einen Digitalwert aus<br />
Ergebnisse erscheinen mit einer LATENZ von K Takten (K = Anzahl Stufen) am Ausgang<br />
Sehr gut geeignet für algorithmische <strong>ADCs</strong><br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 31
Oversampling <strong>ADCs</strong><br />
Durch häufiges Messen mit niedrigerer Auflösung läßt sich mit geeigneten Schaltungen die Auflösung<br />
erhöhen.<br />
Gut für AC-Signale<br />
Oversampling <strong>ADCs</strong> messen daher mit Frequenzen, die höher sind als die Nyquist Frequenz 2f max<br />
<strong>und</strong><br />
verarbeiten die Daten Digital<br />
Hier nicht weiter behandelt. Konzeptionell schwierig. Viele trickreiche Verbesserungen möglich.<br />
Stichwort Delta-Sigma Wandler.<br />
Sehr hohe Auflösungen (24 Bit) mit 'relativ' geringem Aufwand.<br />
Standard für Audio-Anwendungen<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 32
Referenzen
Referenzen sollen unabhängig sein von:<br />
- Betriebsspannung<br />
- Temperatur<br />
- Bauteiltoleranzen<br />
Spannungs / Strom- Referenzen<br />
Einfachstes Beispiel: MOSFET Spannungsteiler<br />
- Im Idealfall unabhängig von Temperatur <strong>und</strong> Bauteiltoleranzen,<br />
- Aber proportional zur Betriebsspannung<br />
Beispiel: MOS mit Widerstand<br />
- Geringere Abhängigkeit von Betriebsspannung<br />
- Abhängig von Temperatur (via MOS <strong>und</strong> TC des Widerstands)<br />
- Abhängig von Bauteilen<br />
Beispiel: 'Unsere' Referenzschaltung in weak Inversion:<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 34
Referenz-Spannungsquelle<br />
Schwache Inversion:<br />
10<br />
Starke Inversion:<br />
I<br />
D<br />
=<br />
I<br />
DO<br />
e<br />
V<br />
nU<br />
G<br />
Th<br />
e<br />
−V<br />
U<br />
S<br />
Th<br />
I D<br />
[µA]<br />
1<br />
0,1<br />
I<br />
D<br />
=<br />
K<br />
2<br />
W<br />
L<br />
( V − V ) 2<br />
GS<br />
T<br />
0,01<br />
I<br />
0<br />
=<br />
m I<br />
DO<br />
e<br />
V<br />
V<br />
nU<br />
1<br />
I I nU Th<br />
DO e<br />
1<br />
e<br />
−V<br />
2<br />
Th<br />
U Th<br />
1E-3<br />
0,4 0,6 0,8 1,0 1,2 1,4<br />
V GS<br />
[V]<br />
I 0 I 0<br />
I<br />
I<br />
=<br />
( V − V − V ) 2<br />
0 K W<br />
2 L 1 2 T<br />
=<br />
m<br />
( V − V ) 2<br />
0 K W<br />
2 L 1 T<br />
0 = I V2<br />
R<br />
0 = m<br />
/<br />
V 1<br />
I0 = V2<br />
/R<br />
kT<br />
m 1<br />
⇒ V 2 = ln<br />
V<br />
q<br />
2<br />
2<br />
m<br />
W K<br />
R<br />
L 2<br />
R<br />
⇒<br />
V<br />
=<br />
m<br />
−1<br />
1<br />
Hängt von Prozessparametern ab!<br />
☺<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
☹<br />
P. Fischer, TI, Uni Mannheim, Seite 35
Bandgap Referenz<br />
Idee: Erzeuge eine temperaturunabhängige Spannung durch Summation einer Spannung mit einem<br />
positiven Temperaturkoeffizienten (TC) <strong>und</strong> einer Spannung mit einem negativen TC<br />
Die Vorwärts-Spannung einer Diode hat einen negativen TC = dV BE<br />
/dT ~ -2mV/K<br />
Eine Spannung, die mit der Temperatur ansteigt (PTAT – Spannung 'Proportional To Absolute<br />
Temperature) kann man auf verschieden Art erzeugen (s. vorne: 0.085mV/K)<br />
Blockschaltbild:<br />
I B<br />
-2mV/K<br />
Vref<br />
PTAT, z.B. kT/q<br />
0.085mV/K<br />
x k<br />
Das funktioniert nur gut in einem begrenzten Temperaturbereich, da bei genauerer Betrachtung alles<br />
nicht-linear von der Temperatur abhängt<br />
Verschiedene Möglichkeiten zur Verbesserungen wurden vorgeschlagen<br />
VLSI Design WS05/06 - DAC <strong>und</strong> ADC<br />
P. Fischer, TI, Uni Mannheim, Seite 36