26.12.2014 Aufrufe

3-2013

Fachzeitschrift für Industrielle Automation, Mess-, Steuer- und Regeltechnik

Fachzeitschrift für Industrielle Automation, Mess-, Steuer- und Regeltechnik

MEHR ANZEIGEN
WENIGER ANZEIGEN

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.

Software/Tools/Kits<br />

Dedizierte Unterstützung einer Vielzahl<br />

neuester 32-Bit-Multi-Core-SoCs<br />

Die Universal Debug Engine 4.0 von PLS setzt bei der Entwicklung mit Multi-Core-Targets neue Maßstäbe.<br />

Stark erweiterte Debug-Möglichkeiten<br />

für Multi-Core-Targets,<br />

optimierte Visualisierungsmöglichkeiten<br />

beim System-<br />

Test und die dedizierte Unterstützung<br />

einer Vielzahl neuester<br />

32-Bit-Multi-Core SoCs verschiedener<br />

Hersteller zeichnen<br />

die von PLS Programmierbare<br />

Logik & Systeme auf der embedded<br />

world <strong>2013</strong> vorgestellte<br />

Universal Debug Engine (UDE)<br />

4.0 aus.<br />

Unter anderem können mit<br />

Hilfe des für die UDE 4.0 neu<br />

entwickelten Target-Managers<br />

jetzt gezielt die Cores und<br />

Funktionseinheiten bestimmt<br />

werden, die durch den Debugger<br />

kontrolliert werden sollen.<br />

Um auch bei mehreren Cores<br />

die Übersicht zu behalten, sind<br />

Debugger-Window-Tabs und<br />

Toolbars core-spezifisch eingefärbt.<br />

Das Konzept wird durch<br />

Sichtbarkeitsgruppen für Windows<br />

einzelner Cores oder frei<br />

nach Nutzerwünschen definierbare<br />

Zusammenstellungen von<br />

Debugger-Views ergänzt. Darüber<br />

hinaus können für die Window-Titel<br />

neue Namen (Alias)<br />

frei vergeben werden.<br />

Unterstützt unterschiedliche<br />

Compiler-Konzepte<br />

Unterschiedliche Compiler-<br />

Konzepte für Multi-Core-Targets<br />

werden von einem neu implementierten<br />

Multi-Core-/ Multi-<br />

Programm-Loader unterstützt.<br />

Unter anderem erlaubt dieser<br />

Loader spezifisch für jeden einzelnen<br />

Core das getrennte Laden<br />

von Speicher-Images und symbolischen<br />

Informationen aus den<br />

Ausgabedateien der Compiler.<br />

Für die Steuerung eines Multi-<br />

Core-Targets lassen sich mit der<br />

UDE 4.0 zwei oder mehr Cores<br />

zu sogenannten Run-Control-<br />

Gruppen zusammenschalten,<br />

um gemeinsames Starten und<br />

Stoppen bzw. gemeinsame Einzelschritte<br />

zu definieren. Die<br />

Benutzeroberfläche ist dabei<br />

für unterschiedliche On-Chip-<br />

Synchronisationsmechanismen<br />

gleich. Das verallgemeinerte<br />

Konzept garantiert größtmögliche<br />

Flexibilität bei der Steuerung<br />

eines Multi-Core-Targets,<br />

ohne die zugrundeliegende On-<br />

Chip-Logik im Detail kennen<br />

zu müssen.<br />

Bewältigt problemlos große<br />

Datenmengen<br />

Für die einfachere Verarbeitung<br />

der großen Datenmengen,<br />

die beim Tracen von mehreren<br />

Quellen anfallen, ist die UDE 4.0<br />

mit einem neuen Multi-Core-<br />

Trace-Framework ausgestattet,<br />

das einerseits die klassische Fehlersuche<br />

auf der Grundlage der<br />

aufgezeichneten Daten<br />

gestattet und andererseits<br />

verschiedene statistische<br />

Auswertungen<br />

wie Profiling-Analyse<br />

und Code Coverage<br />

bietet. Zusammen mit<br />

einem neuen Trace-Pod<br />

für PLS’ Universal Access<br />

Device UAD3+ wird serieller<br />

High-Speed-Trace<br />

auf Basis des AURORA-<br />

Protokolls von bis zu vier<br />

Lanes mit je 3,125 GBit/s<br />

unterstützt. Aktuelle verfügbare<br />

Targets hingegen<br />

bieten bislang nur eine<br />

Lane mit 2,5 GBit/sec<br />

(AURIX/Infineon) oder<br />

vier Lanes mit 1,25 GBit/<br />

sec (Qorivva/Freescale)<br />

UEC und SSPU erweitert<br />

Zur effektiveren Nutzung von<br />

Tracespeicher und Triggerlogik<br />

auf sogenannten Emulation<br />

Devices wurden bei der UDE 4.0<br />

zudem der bewährte Universal<br />

Emulation Configurator (UEC)<br />

für Multi-Core-Architekturen<br />

und die Unterstützung der Signal<br />

Processing Unit (SPU) von Freescale<br />

erweitert. Die Programmierung<br />

der zusätzlichen Triggerlogik<br />

erfolgt durch eine grafische<br />

Konfiguration von Traceaufgaben,<br />

bei der Signale und Aktionen<br />

über eine State-Machine<br />

verknüpft werden.<br />

Unterstützte Mikrocontroller<br />

Zu den von der UDE 4.0 neu<br />

unterstützten Mikrocontrollern<br />

zählt die AURIX-Familie<br />

von Infineon, die Qorivva-Bausteine<br />

MPC57xx von Freescale,<br />

die SPC57x-Familie von STM.<br />

Bei diesen drei Modellreihen<br />

können auch die Programme für<br />

die integrierten Generic Timer<br />

Module (GTM) und Hardware<br />

Security Module (HSM) debuggt<br />

werden - die Cortex-M4-Familien<br />

XMC4400 und XMC4200<br />

von Infineon sowie die Kommunikationsprozessoren<br />

netX51<br />

und netX52 von Hilscher.<br />

Die UDE 4.0 bietet Kernel-Awareness<br />

für RTX von Keil/ARM<br />

nun auf Basis des CMSIS-Standard,<br />

außerdem unterstützt die<br />

neueste Version von PLS’ Universal<br />

Debug Engine die aktuellen<br />

Embedded Linux-Versionen 3.x<br />

mit Kernel- und Applikationsdebugging.<br />

pls Programmierbare Logik &<br />

Systeme<br />

Die 1990 von Thomas Bauch<br />

und Dr. Stefan Weiße gegründete<br />

PLS Programmierbare Logik<br />

& Systeme GmbH mit Sitz in<br />

Lauta zählt mit ihren innovativen<br />

modularen Test- und Entwicklungstools<br />

seit über zwei<br />

Jahrzehnten zu den internationalen<br />

Technologieführern im<br />

Bereich Debugger, Emulatoren<br />

und Trace-Lösungen für 16- und<br />

32-Bit-Mikrocontroller. Die Softwarearchitektur<br />

der Universal<br />

Debug Engine (UDE) garantiert<br />

optimale Voraussetzungen<br />

für das Debuggen SoC-basierter<br />

Systeme. So stehen zum Beispiel<br />

durch intelligente Nutzung<br />

moderner On-Chip-Debugging<br />

und -Trace-Einheiten wertvolle<br />

Funktionen zur Systemoptimierung<br />

wie Profiling und Code-<br />

Coverage zur Verfügung. Die<br />

zugehörige Gerätefamilie Universal<br />

Access Device (UAD2/<br />

UAD3+) bietet darüber hinaus<br />

mit Transferraten von bis zu<br />

3,5 MByte/s und einer Vielzahl<br />

von Schnittstellen völlig neue<br />

Dimensionen beim schnellen<br />

und flexiblen Zugang zu Multi-<br />

Core-Systemen. Unterstützt werden<br />

wichtige Architekturen wie<br />

TriCore, Power Architecture,<br />

XC2000 / XE166, ARM, Cortex,<br />

SH-2A, XScale und C166 / ST10<br />

sowie Simulations-Plattformen<br />

verschiedener Hersteller.<br />

Wir stellen aus:<br />

embedded world <strong>2013</strong><br />

Halle 4, Stand 4-310<br />

• pls Programmierbare<br />

Logik & Systeme GmbH<br />

www.pls-mc.com<br />

108 PC & Industrie 3/<strong>2013</strong>

Hurra! Ihre Datei wurde hochgeladen und ist bereit für die Veröffentlichung.

Erfolgreich gespeichert!

Leider ist etwas schief gelaufen!