Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
Digitaltechnik Praktikum 1.Sem. IIIB 1 ETHZ D-ITET Institut für Elektronik<br />
<strong>Versuch</strong> 1: Lösung<br />
CMOS Welt<br />
Achtung: alle folgenden Oszillogramme wurden mit einem Digital KO Tektronix<br />
TDS220 aufgenommen, sie können deshalb von den Darstellungen auf den KOs<br />
im Praktikum etwas abweichen.<br />
Vorbereitung auf den Praktikumsnachmittag zum Ringoszillator:<br />
1. Wie wird die Verzögerungszeit tpd aus der Periode T der Schwingung<br />
berechnet? (Annahme: alle Inverter haben die gleiche Verzögerungszeit)<br />
tpd = T / 10<br />
Jede Signalflanke (steigend oder fallend) muss den geschlossenen Kreis 2 mal<br />
durchlaufen bis wieder der gleiche Signalzustand erreicht ist. 2x5 tpd ergeben damit die<br />
Periode der Schwingung.<br />
2. Wie wird der Betriebsstrom Idd1 eines Inverters aus dem Betriebsstrom Idd<br />
des ICs berechnet?<br />
Idd1 = Idd / 6<br />
Zusätzlich zu den 5 Invertern im Oszillatorkreis schaltet auch der 6. Inverter zur<br />
Abnahme des Signals mit der gleichen Frequenz (5 gilt auch als richtig).<br />
Experimentell zu lösende Aufgaben am Praktikumsnachmittag<br />
CMOS Inverter<br />
3,4. Stellen Sie die Übertragungskennlinie (Uo = f(Ui) eines Inverters 74HCU04<br />
im XY Modus auf dem KO dar (<strong>Versuch</strong>sschaltung A<br />
0V Ui<br />
+5V<br />
+5V<br />
U thn<br />
+0.9V<br />
Uo<br />
0V<br />
15mA<br />
U thp<br />
-0.9V<br />
Iq<br />
0mA<br />
74HCU04, Transferkennlinie und Querstrom<br />
V1_Loesung.doc 24.02.2009 11:23 Zi 02 Rev. 1
Digitaltechnik Praktikum 1.Sem. IIIB 2 ETHZ D-ITET Institut für Elektronik<br />
5,6. Stellen Sie den Verlauf des Querstromes Iq des gleichen Inverters in<br />
Funktion der Eingangsspannung Ui im XY Modus auf dem KO dar<br />
Messen Sie auf dem KO den Spitzenwert des Querstromes.<br />
7. Iqpeak = ca 15mA<br />
8,9. Stellen Sie die Übertragungskennlinie (Uo = f(Ui) eines Inverters 74HC04 im<br />
XY Modus auf dem KO dar (<strong>Versuch</strong>sschaltung B).<br />
10,11. Stellen Sie die Übertragungskennlinie (Uo = f(Ui) von drei hintereinander<br />
(in Serie) geschalteten Invertern 74HCU04 im XY Modus auf dem KO dar<br />
(<strong>Versuch</strong>sschaltung C).<br />
a) 74HC04 b) 3 x 74HCU04 in Serie<br />
12. Vergleichen Sie diese Übertragungskennlinie mit derjenigen eines Inverters<br />
74HC04. Was fällt Ihnen dabei auf und was schliessen Sie daraus?<br />
Beide Kennlinien sind qualitativ identisch. Daraus kann der Schluss gezogen<br />
werden, dass der 74HC04 Inverter bereits intern aus drei hintereinander<br />
geschalteten einfachen Invertern (wie 74HCU) aufgebaut ist.<br />
Bei allen HC –Bausteinen wird jeder Ausgang durch eine Serieschaltung von<br />
mindestens 2 Invertern gepuffert. Dadurch wird eine höhere Ausgangsleistung<br />
ohne Verlust an Geschwindigkeit erreicht.<br />
Ringoszillator<br />
Die Lösungen der Aufgaben 13, 14 und 15 sind in der folgenden Tabelle<br />
zusammengestellt:<br />
13. Messen Sie die Schwingfrequenz fo und den Betriebsstrom Idd des<br />
Ringoszillators in der <strong>Versuch</strong>sschaltung D für die Betriebsspannungen:<br />
Udd = 5V, 3V, 2V, 1.5V, 1.2V, 1V. Messwertein Tabelle eintragen.<br />
14. Bestimmen Sie die minimale Betriebsspannung bei welcher der Oszillator<br />
gerade noch einwandfrei schwingt und messen Sie wieder Betriebsstrom und<br />
Schwingfrequenz. Die Messwerte auf dem Lösungsblatt eintragen.<br />
Uddmin = ca 0.7 V<br />
Bei noch tieferen Spannunge schwingt der Oszillator zwar auch noch, aber nicht mehr<br />
sauber im Sinne des Erfinders (Subthreshold Betrieb der FETs).<br />
V1_Loesung.doc 24.02.2009 11:23 Zi 02 Rev. 1
Digitaltechnik Praktikum 1.Sem. IIIB 3 ETHZ D-ITET Institut für Elektronik<br />
15. Berechnen Sie für alle Betriebsspannungen die Verlustleistungskapazität<br />
Cpd1 eines Inverters. Vergleichen Sie die gefundenen Werte miteinander.<br />
Vereinfachte Herleitung des Zusammenhangs zwischen Cpd, f, Ppd:<br />
In einer digitalen CMOS Schaltungng wird dominat Energie zum Aufladen von Kapazitäten<br />
(Gate-source C der FETs, Leitungen) von 0V (GND) auf Udd (z.B. +5V) verbraucht.<br />
Wir nehmen vereinfachend (tatsächlich beweisbar zulässig) an, dass die Kapazität Cpd<br />
mit konstantem Strom Idd aufgeladen wird. Dann gilt Uc = t Idd / C . Mit Uc = Udd folgt<br />
daraus t = C Udd / Idd und die verbrauchte Energie (für eine Aufladung) wird E1 = Udd<br />
Idd t = C Udd Udd. Wenn die Umladung mit der Frequenz f erfolgt ergibt sich für die<br />
Verlustleistung Pv die Beziehung Pv = f E1 = f C Udd 2 . (Auch der Einfluss des<br />
Querstroms beim Umschalten ist in Cpd berücksichtigt.)<br />
Udd 5 3 2 1.5 1.2 1 0.7 V<br />
Idd 13.5 4.1 1.2 0.4 0.12 0.03 0.0001 mA<br />
f 21 12.1 5.7 2.6 1 0.31 0.0014 MHz<br />
T 0.0476 0.0826 0.175 0.384 1 3.22 714 us<br />
Cpd1 21.4 18.8 17.5 17.1 16.7 16.1 17 pF<br />
Die bei allen Betriebsspannungen berechneten Werte für Cpd1 sind in erster Linie<br />
gleich und entsprechen recht gut dem Wert aus dem Datenblatt von typisch 20pF:<br />
Cpd ist unabhängig von der Betriebsspannung Udd. Bei 5V werden von den<br />
Studierenden fast durchwegs deutlich zu hohe Werte gemessen, deshalb entfällt<br />
diese Spannung ab HS09 auf dem Lösungsblatt (dU am Shunt im I-Messpfad).<br />
Das Ausgangssignal des Ringoszillators für verschiedene Betriebsspannungen ist<br />
in den folgenden Oszillogrammen zur Ergänzung dargestellt (keine Aufgabe).<br />
Ausgangssignal des Ringoszillators, gemessen mit Digital-KO Tektronix TDS220<br />
a) Vdd = 5V, b) Vdd = 2V, c) Vdd = 1V, d) Vdd = 0.7V (minimal Spannung)<br />
V1_Loesung.doc 24.02.2009 11:23 Zi 02 Rev. 1
Digitaltechnik Praktikum 1.Sem. IIIB 4 ETHZ D-ITET Institut für Elektronik<br />
Chaos in der IC-Fabrik<br />
Vorbereitung auf den Praktikumsnachmittag:<br />
16. Überlegen Sie wie in der Testschaltung bestimmt werden kann, ob an einem<br />
Pin ein Ausgang oder Eingang eines Tores angeschlossen ist. Begründen<br />
Sie Ihre Überlegung<br />
Ausgang: Das Signal am Pin (L oder H) ändert sich nicht wenn der Widerstand<br />
zwischen 0V und +5V umgeschaltet wird.<br />
Das Signal am Ausgang eines Tores hängt nur von den Signalen an den Eingängen ab<br />
und nicht von der Beschaltung des Ausgangs. Dies gilt allerdings nur in gewissen<br />
Grenzen, die mit der sehr schwachen Belastung durch 100kΩ nicht entfernt angetastet<br />
werden. Der in erster Linie massgebende Innenwiderstand des CMOS-Ausganges beträgt<br />
weniger als 1kΩ (leitender CMOS-Transistor-Schalter nach Vss bei Ausgang L bzw. nach<br />
Vcc bei Ausgang H).<br />
Eingang: Das Signal am Pin ändert sich beim Umschalten des Widerstandes<br />
zwischen 0V und +5V entsprechend.<br />
Der Eingang eines CMOS-Tores ist sehr hochohmig (Bereich GΩ), es kann kein Strom<br />
durch den Widerstand (100kΩ) fliessen und folglich auch an diesem keine Spannung<br />
abfallen. Die Spannung am Pin folgt deshalb der Spannung am anderen Ende des<br />
Widerstandes (0V oder +5V je nach Schalterstellung).<br />
Achtung: Bei direkter Messung der Eingangsspannung mit dem KO (ohne 10:1 Sonde)<br />
bildet der Eingangswiderstand von 1MΩ des KOs mit dem Pin-Anschlusswiderstand von<br />
100kΩ einen Spannungsteiler, sodass das H-Eingangssignal (Pin-Widerstand an +5V) nur<br />
ca 4.5V beträgt!<br />
17. Überlegen Sie wie mit möglichst wenigen Messungen die in einem IC<br />
vorhandene Anordnung der Tore bestimmt werden kann. Zeichnen<br />
Flussdiagramm für das Vorgehen auf.<br />
Holzhammer Methode:<br />
Für jeden der 12 (Signal-) Pins messen ob es ein Eingang oder Ausgang ist. Ein<br />
Vergleich des Resultates mit der Figur führt zur vorhandenen Anordnung. Es sind<br />
24 Messungen notwendig. (1.Pin Messung, Pin-Schalter umlegen, 2. Pin<br />
Messung, nächster Pin usw.)<br />
Ingenieur Methode:<br />
Schon ein kurzer Blick auf die in der Figur 1 dargestellten 5 möglichen Anordnungen<br />
zeigt, dass das Vorhandensein eines Ausganges an gewissen Pins<br />
bereits eindeutig auf eine bestimmte Anordnung schliessen lässt. Dies wird restlos<br />
deutlich, wenn mann die Zurdnung der Ausgänge für alle möglichen Anordnungen<br />
zu den Pins in einer Tabelle darstellt (Tabelle 2).<br />
Einen Ausgang auf Pin 9 hat nur die Anordnung 5.<br />
Einen Ausgang auf Pin 12 hat nur die Anordnung 4.<br />
Einen Ausgang auf Pin 13 hat nur die Anordnung 3.<br />
Nachdem die Anordnungen 3, 4 und 5 bereits bestimmt sind, ist<br />
ein Ausgang auf Pin 10 nur noch mit der Anordnung 2,<br />
ein Ausgang auf Pin 8 nur noch mit der Anordnung 1 möglich.<br />
V1_Loesung.doc 24.02.2009 11:23 Zi 02 Rev. 1
Digitaltechnik Praktikum 1.Sem. IIIB 5 ETHZ D-ITET Institut für Elektronik<br />
Es sind nur noch 4 Messungen notwendig (auf die 5. Messung kann verzichtet<br />
werden, da zwangsweise die Anordnung 1 vorliegen muss).<br />
Hinweis: Bei gleichem Aufwand sind verschiedene Vorgehensweisen möglich.<br />
1 2 3 4 5 6 8 9 10 11 12 13<br />
Anordnung 1 o o o o<br />
Anordnung 2 o o o o<br />
Anordnung 3 o o o o<br />
Anordnung 4 o o o<br />
Anordnung 5 o o o<br />
Belegung der Pins mit Ausgängen<br />
Input or Output<br />
O<br />
Pin 9 ?<br />
I<br />
Layout 5<br />
O<br />
Pin 12 ?<br />
I<br />
Layout 4<br />
O<br />
Pin 13 ?<br />
I<br />
Layout 3<br />
O<br />
Pin 10 ?<br />
I<br />
Layout 2<br />
Layout 1<br />
Flussdiagramm zur Bestimmung der Anordnung der Tore im IC.<br />
Es sind maximal 8 Messungen notwendig.<br />
1. Messung an Pin 9, Schalter Pin9 umlegen, 2.Messung, anderer Messwert (9 = Input),<br />
3. Messung an Pin 12, Schalter Pin12 umlegen, 4.Messung, anderer Messwert (12 = Input),<br />
5. Messung an Pin 13 ..... usw.<br />
(Achtung: Es existiert noch eine bessere Lösung mit maximal nur 6 Messungen, von<br />
Studenten und Assistenten gefunden!)<br />
18. Überlegen Sie wie nach gefundener Anordnung die Art der Tore im IC<br />
bestimmt werden kann (alle Tore in einem IC sind identisch). Beschreiben<br />
Sie Ihr Vorgehen wieder mit einem Flussdiagramm. Es sollen wieder<br />
möglichst wenige Messungen notwendig sein.<br />
V1_Loesung.doc 24.02.2009 11:23 Zi 02 Rev. 1
Digitaltechnik Praktikum 1.Sem. IIIB 6 ETHZ D-ITET Institut für Elektronik<br />
Holzhammer Methode:<br />
Vollständige Wahrheitstabelle für ein Tor im IC bestimmen und daraus die Art des<br />
Tores ableiten.<br />
Für die Tore mit 3 Eingängen sind 8 Messungen notwendig. Für jede der 2 3 = 8<br />
möglichen Kombinationen muss der zugehörige Wert des Ausgangs bestimmt<br />
werden.<br />
Für die Tore mit 2 Eingängen sind 4 Messungen notwendig (2 2 = 4).<br />
Ingenieur Methode:<br />
Mit etwas Überlegung geht es mit weniger Aufwand.<br />
Tore mit 3 Eingängen:<br />
Es sind maximal 2 Messungen notwendig.<br />
Für die Tore mit 3 Eingängen (nur AND, OR, NAND, NOR möglich) . Das<br />
Vorgehen ist im folgenden Flussdiagramm dargestellt.<br />
3 Inputs H<br />
L<br />
Output ?<br />
H<br />
NAND / NOR<br />
AND / OR<br />
1 Input L 1 Input L<br />
L<br />
Output ?<br />
H<br />
L<br />
Output ?<br />
H<br />
NOR<br />
NAND<br />
AND<br />
OR<br />
Flussdiagramm zur Bestimmung der Art der Tore mit 3 Eingängen<br />
Tore mit 2 Eingängen:<br />
Es sind maximal 3 Messungen notwendig.<br />
Für die Tore mit 2 Eingängen sind maximal 3 Messungen notwendig um zwischen<br />
EXOR und NAND unterscheiden zu können. AND, OR und NOR sind nach 2<br />
Messungen erkannt, für die Unterscheidung zwischen NAND und EXOR ist eine<br />
dritte Messung notwendig.Das Vorgehen ist im folgenden Flussdiagramm<br />
dargestellt.<br />
V1_Loesung.doc 24.02.2009 11:23 Zi 02 Rev. 1
Digitaltechnik Praktikum 1.Sem. IIIB 7 ETHZ D-ITET Institut für Elektronik<br />
2 Inputs H<br />
L<br />
Output ?<br />
H<br />
NAND / NOR / EXOR<br />
AND / OR<br />
1 Input L 1 Input L<br />
L<br />
Output ?<br />
H<br />
L<br />
Output ?<br />
H<br />
NOR<br />
NAND / EXOR<br />
AND<br />
OR<br />
2 Inputs L<br />
L<br />
Output ?<br />
H<br />
EXOR<br />
NAND<br />
Flussdiagramm zur Bestimmung der Art der Tore mit 2 Eingängen<br />
Praktisch zu lösende Aufgaben am Praktikumsnachmittag:<br />
19. Bestimmen sie für jeden der drei ICs die Anordnung (Layout) der Tore im<br />
IC (1, 2, 3, 4 oder 5 gemäss Bild), und die Art der Tore. Tragen Sie Ihre<br />
Erkenntnisse in der Tabelle auf dem Lösungsblatt ein.<br />
Die Lösungstabelle ist aus wohl verständlichen Gründen in der Studentenausgabe<br />
der Musterlösung nicht enthalten<br />
V1_Loesung.doc 24.02.2009 11:23 Zi 02 Rev. 1