Application Manual Power Semiconductors - Deutsche ... - Semikron

2 Grundlagen
40.00
35.00
Copper Chip
Copper Ceramic (Al2O 3)
Solder
dT(j-s) [K]
30.00
25.00
20.00
15.00
TIM
10.00
5.00
0.00
0 0.2 0.4 0.6 0.8 1 1.2 1.4
Z-dimension [mm]
a) b)
Bild 2.5.15 Schichtaufbau mit Wärmespreizung (b) und typisches Temperaturprofil (a) bei einem Modul
ohne Bodenplatte (0,38 mm Al 2
O 3
-Keramik, 25 µm-Wärmeleitpaste TIM)
Eine Verringerung des thermischen Widerstands könnte durch besonders gut querleitende Materialien
erreicht werden. Lösungen wie „Silicon on Diamond SOD“ werden wohl auch zukünftig
Nischenmärkten vorbehalten bleiben [34].
Anteile der Schichten im Aufbau am thermischen Widerstand
Chip
(IGBT)
3%
TIM
50%
Chip
(IGBT)
4%
TIM
53%
Cu base
plate 5%
Solder
Chip
4% Cu top
2%
Ceramic
33%
Solder
ceramic
2%
Cu bot
1%
Solder
Chip
4%
Cu top
2%
Ceramic
36%
Cu bot
1%
a) b)
Bild 2.5.16 Einflussgrößen auf den inneren thermischen Widerstand eines 1200 V-Leistungsmodules,
Chipfläche 9 mm x 9 mm: a) für DCB-Substrate (Al 2
O 3
) auf Cu-Bodenplatte, 100 µm WLP;
b) für DCB-Substrate (Al 2
O 3
) ohne Cu-Bodenplatte, 25 µm WLP
Bild 2.5.16 verdeutlicht zunächst die Anteile der o.g. Einflussgrößen an R th(j-s)
für die im Kap. 2.5.4
beschriebenen und heute am weitesten verbreiteten Modulaufbauten mit Al 2
O 3
-Direct-Copper-
Bonding (DCB)-Substraten mit und ohne Cu-Bodenplatte.
85