Application Manual Power Semiconductors - Deutsche ... - Semikron

2 Grundlagen
„verwischt“ sich die Treppenform des Gate-Emitter-Spannungsverlaufs. Die beim harten Schalten
durch das Verhalten der Freilaufdiode „entkoppelten“ Intervalle gehen dann stärker ineinander
über und die Beschreibung des Schaltverhaltens wird komplexer.
2.4.2.3 IGBT – Konzepte und neue Entwicklungsrichtungen
Seit der Erfindung des IGBT wird dessen Grundprinzip in unterschiedlichen Konzepten genutzt.
Die Weiterentwicklung der IGBT-Chips erfolgt somit auf unterschiedlichen Wegen mit den im
Kap. 2.1 angegebenen Zielen und in die dort für die Chiptechnologie aufgeführten Richtungen.
Sowohl aus Gründen der Kostenersparnis durch Chipflächenreduktion (shrinking) als auch um
eine immer weitere Annäherung an die physikalischen Grenzen zu erreichen, werden bei der Weiterentwicklung
der IGBT-Chips drei grundsätzliche Wege beschritten:
--
Verfeinerung der Zellstrukturen/Verringerung der Chipflächen/Erhöhung der möglichen Stromdichte
--
Reduzierung der Chipdicke
--
Erhöhung der zulässigen Chiptemperatur.
Jedes IGBT-Konzept muss – angepasst an Hauptanwendungen – ein ausgewogenes Verhältniss
zwischen verschiedenen konkurrierenden Bauelementeeigenschaften lösen, z.B. wie es Bild 2.4.8
an einem Beispiel verdeutlicht:
--
a) zwischen Durchlassspannung V CE(sat)
und Ausschaltverlustenegie E off
,
--
b) zwischen Durchlassspannung V CE(sat)
und Kurzschlussverhalten (SCSOA, vgl. Kap. 3.3.4).
Die Grenzen für a) werden in den neuesten IGBT-Konzepten, z.B. SPT+ (ABB), IGBT4 (Infineon)
und CSTBT (Mitsubishi), durch Anhebung der Konzentration freier Ladungsträger unter den n-
Emitterzellen verschoben. Nachteilige Konsequenz ist jedoch meist ein sehr steiler Kollektorstromabfall
beim Ausschalten mit seinen Nebenwirkungen hinsichtlich EMV u.a. Das trade off b)
wird durch immer weitere Verringerung der Chipdicke sowie die Einführung schwach dotierter
Feldstoppschichten verbessert.
Entscheidende Auswirkungen auf die IGBT-Eigenschaften hat die Feinheit seiner Zellstruktur
(cellpitch). Diese bestimmt u.a. den Einfluss des MOS-Kanals auf die Leitfähigkeitsmodulation.
Bild 2.4.8 [15] verdeutlicht am Beispiel eines 1200 V-IGBT mit Trench-Gate die Abhängigkeit von
V CE(sat)
bzw. der Kollektorstromdichte J C(sat)
bei T j
= 125°C vom cell pitch (Abstand zwischen benachbarten
Gatezentren).
V CE(sat) [V] 150A/cm 2 , 398K
2.7
2.5
2.3
2.1
1.9
1.7
1200V IGBT
1.5
CSTBT
former generation
1.3
2 2.5 3 3.5 4 4.5
cell pitch [µm]
a) b)
J C(sat) [A/cm 2 ], 398K
1050
1000
950
900
850
1200V IGBT
former generation
800
2 2.5 3 3.5 4 4.5
cell pitch [µm]
CSTBT
Bild 2.4.8 a) Abhängigkeit der Durchlassspannung V CE(sat)
eines 1200 V-IGBT vom cell pitch bei
T j
= 125°C; b) Abhängigkeit der Kollektorstromdichte J C(sat)
eines 1200 V-IGBT vom cell pitch
bei T j
= 125°C [15]
Bild 2.4.9 zeigt am Beispiel von Infineon IGBT-Chips 1200 V/75 A die Entwicklung der Chipgröße
und der Durchlassspannung unterschiedlicher Bauteilgenerationen.
54