Application Manual Power Semiconductors - Deutsche ... - Semikron

2 Grundlagen
Solder fatigue
Bild 2.7.10 34 mm Modul mit abgerissener DCB (helle Flächen sind Lotermüdung)
Es liegt auf der Hand, dass mit Verzicht auf die Bodenplatte und die notwendige Lötung eine
wesentliche Verschleißursache eliminiert werden kann, sofern auf andere Weise ein ausreichend
guter Wärmeübergang vom Substrat zum Kühlkörper geschaffen wird und die Nachteile der verringerten
Wärmespreizung kompensierbar sind. Dies konnte mit den Technologien von SKiiP, SKiM,
MiniSKiiP und SEMITOP realisiert werden (vgl. Kap. 2.5).
Lotermüdung der Chiplötung
Die Lotermüdungen der Chips treten meist parallel zu Bonddrahtschädigungen auf. Je mehr sich
das gesamte Modul mit erwärmt, um so mehr wird auch die Lötverbindung gestresst. Die Lotermüdung
führt zum Anstieg des R th
und der Chiptemperatur, was bei IGBT wiederum zu höheren
Verlusten und damit einem höheren Temperaturunterschied DT führt. Der Alterungsprozess beschleunigt
sich am Ende.
a) b)
Bild 2.7.11 Chiplotermüdung durch Lastwechseltest, a) Foto, b) Ultraschallmikroskopie
Die rechten 4 IGBT-Chips (Bild 2.7.11) auf der DCB sahen Lastwechsel, die anderen IGBT- und
CAL-Diodenchips links nicht. Im Ultraschallmikroskop (SAM = Scanning Acoustic Microscop) kann
man Delamination nach Lastwechsel erkennen. Die 4 parallelen IGBT Chips führen gemeinsam
Strom und haben den heißesten Punkt im Zentrum. Deutlich ist zu erkennen, dass dort in den
inneren Ecken auch die Delamination beginnt. Der Temperaturgradient über die Chipfläche kann
bei größeren Chips dazu führen, dass die Schädigung nicht wie üblich an den Ecken beginnt
sondern im Zentrum mit dem höchsten DT [47]. Dieser Effekt wird mit Erhöhung der zulässigen
Chiptemperatur (z.B. auf 175°C) und den damit verbundenen höheren DT in Zukunft stärkere Bedeutung
haben. Die Rückseitenlötung der Chips auf dem Substrat kann in ihrer Temperaturwechselbeständigkeit
verbessert werden durch
124