Grundlagen der Informatik III Wintersemester 2010/2011 â 28 ...
Grundlagen der Informatik III Wintersemester 2010/2011 â 28 ...
Grundlagen der Informatik III Wintersemester 2010/2011 â 28 ...
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
Realisierung <strong>der</strong> Architektur auf FPGA<br />
◮ Kenngrößen<br />
- A B C D E F G H I J K<br />
p total total ALUTs ALUTs network network registers memory register max. max. DMIPS<br />
ALMs ALUTs for for per over for bits bits clock DMIPS speed<br />
processors network processor processor ALUTs network (MHz) up<br />
1 1,203 1,592 1,592 - - - - 195,296 1,520 200 232 1.0<br />
4 4,355 5,437 4,683 326 81.50 6.9% 184 <strong>28</strong>9,568 4,995 133 617 2.6<br />
8 8,344 10,780 9,006 922 115.25 10.2% 368 415,264 9,568 120 1113 4.8<br />
16 17,638 21,935 17,697 2,616 163.50 14.8% 736 666,656 18,726 95 1763 7.6<br />
32 36,577 44,441 34,404 6,637 207.40 19.3% 1,472 1,169,440 37,047 75 2784 12.0<br />
9. Februar <strong>2011</strong> | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 38
Change language