Grundlagen der Informatik III Wintersemester 2010/2011 â 28 ...

Weitere Magazine

Empfehlungen

Info

Praktische Realisierungen einer Multiprozessorarchitektur 9. Februar <strong>2011</strong> | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 36
Altera - NIOS II ◮ 32 General Purpose Register Nios II Processor Core Tightly Coupled JTAG interface to software debugger reset clock cpu_resetrequest cpu_resettaken JTAG Debug Module Program Controller & Address Generation Exception General Purpose Registers Control Registers Instruction Cache Instruction Memory Tightly Coupled Instruction Memory Instruction Bus Controller irq[31..0] Interrupt Controller Instruction Regions Memory Memory Management Unit Protection Unit Translation Data Regions Lookaside Buffer Data Bus Custom I/O Signals Custom Instruction Logic Arithmetic Logic Unit Data Cache Tightly Coupled Data Memory Tightly Coupled Data Memory 9. Februar <strong>2011</strong> | Technische Universität Darmstadt | Dr.-Ing. Wolfgang Heenes | 37
Seite 1 und 2: Grundlagen der Informatik III Winte
Seite 3 und 4: Literatur [Sch97] Schürmann, Bernd
Seite 5 und 6: Multiprozessorsysteme ◮ Die Abbil
Seite 7 und 8: Verbindungsnetzwerke ◮ Die Verbin
Seite 9 und 10: Verbindungsnetzwerke ◮ Weitere Kr
Seite 11 und 12: Statische Verbindungsnetzwerke ◮
Seite 13 und 14: Statische Verbindungsnetzwerke ◮
Seite 15 und 16: Dynamische Verbindungsnetzwerke ◮
Seite 23 und 24: Bulk-Synchronous Parallel Modell II
Seite 25 und 26: Anwendung von Verbindungsnetzwerken
Seite 31 und 32: Bitonisches Sortieren ◮ Zweiter S
Seite 33 und 34: Blockmatrixzerlegung ◮ Gegeben is
Seite 35: Blockmatrixzerlegung ◮ Auf einem
Seite 39 und 40: Realisierung der Architektur auf FP

Grundlagen der Informatik III Wintersemester 2010/2011 â 28 ...

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?

Grundlagen der Informatik III Wintersemester 2010/2011 â 28 ...