Computer Microsystems - Ra.informatik.tu-darmstadt.de
Computer Microsystems - Ra.informatik.tu-darmstadt.de
Computer Microsystems - Ra.informatik.tu-darmstadt.de
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
Einführung in<br />
<strong>Computer</strong> <strong>Microsystems</strong><br />
Sommersemester 2010<br />
Wolfgang Heenes<br />
3. Aufgabenblatt<br />
05.05.2010<br />
Aufgabe 1: Kombinatorischer always-Block<br />
a) Betrachtet wird die folgen<strong>de</strong> Beschreibung eines 4:1 Multiplexers in Verilog HDL.<br />
module mux4(<br />
input a,<br />
input b,<br />
input c,<br />
input d,<br />
input [1:0] select,<br />
output reg y<br />
);<br />
always @(a, b, c, d, select) begin<br />
case (select)<br />
0: y = a;<br />
1: y = b;<br />
2: y = c;<br />
3: y = d;<br />
<strong>de</strong>fault: y = 1’bz;<br />
endcase<br />
end<br />
endmodule<br />
Simulieren Sie <strong>de</strong>n 4:1 Multiplexer.<br />
b) Betrachten Sie nun das Ergebnis <strong>de</strong>r Synthese 1 . Klicken Sie dazu im Fenster Processes unter <strong>de</strong>m Punkt Synthesize -<br />
XST auf View Technology Schematic. Anschließend müssen alle Primitive markiert und mit Add hinzugefügt wer<strong>de</strong>n.<br />
Das Schematic wird über Create Schematic generiert.<br />
1<br />
Zur Erinnerung: Mit <strong>de</strong>n Begriffen High-Level-Synthese, Architek<strong>tu</strong>rsynthese o<strong>de</strong>r Mikroarchitek<strong>tu</strong>rsynthese bezeichnet man in <strong>de</strong>r Litera<strong>tu</strong>r<br />
die Umsetzung einer algorithmischen Spezifikation in eine Schal<strong>tu</strong>ngsstruk<strong>tu</strong>r auf <strong>de</strong>r Registertransferebene unter Einhal<strong>tu</strong>ng bestimmter<br />
<strong>Ra</strong>ndbedingungen.<br />
Einführung in <strong>Computer</strong> <strong>Microsystems</strong> - Sommersemester 2010 1
Machen Sie sich das Ergebnis <strong>de</strong>r Synthese anhand <strong>de</strong>r Struk<strong>tu</strong>r einer Logic Cell 2 klar. Eine Logic Cell besteht aus<br />
einer Look-Up Tabelle und einem Flip-Flop.<br />
Aufgabe 2: Verhaltensbeschreibung in Verilog HDL<br />
Implementieren Sie die folgen<strong>de</strong> Schal<strong>tu</strong>ng in Verilog HDL in zwei Varianten.<br />
a) Als boolesche Gleichung unter Verwendung boolescher Operatoren.<br />
b) Unter Verwendung <strong>de</strong>r erfor<strong>de</strong>rlichen Primitiven. Geben Sie die Verbindungen zwischen <strong>de</strong>n Primitiven explizit als<br />
wires an.<br />
c) Betrachten Sie nun die Ergebnisse <strong>de</strong>r Synthese.<br />
Aufgabe 3: Entwurf <strong>de</strong>r Steuerung einer Stanzmaschine<br />
Die folgen<strong>de</strong> Abbildung zeigt eine Stanzmaschine.<br />
2<br />
Bei FPGAs <strong>de</strong>r Firma Altera wird <strong>de</strong>r Begriff <strong>de</strong>s Logic Elements verwen<strong>de</strong>t.<br />
Einführung in <strong>Computer</strong> <strong>Microsystems</strong> - Sommersemester 2010 2
Die zu entwerfen<strong>de</strong> Steuerung soll folgen<strong>de</strong> Funktion realisieren.<br />
Wird das zu stanzen<strong>de</strong> Werkstück, z. B. von einem Gabelstapler auf das För<strong>de</strong>rband zwischen die Lichtschranke (E1)<br />
gelegt, so wird das För<strong>de</strong>rband (Motor M2) gestartet. Das För<strong>de</strong>rband läuft solange bis die hintere Lichtschranke (E2)<br />
erreicht ist. Danach kann <strong>de</strong>r Stanzvorgang (Motor M1) gestartet wer<strong>de</strong>n. Der En<strong>de</strong>-Schalter (E4) signalisiert, dass das<br />
Stanzen erfolgt ist. Danach muss die Stanze wie<strong>de</strong>r in die Ausgangsposition gefahren wer<strong>de</strong>n. Das Erreichen signalisiert<br />
ein En<strong>de</strong>-Schalter (E3). Schließlich soll das Werkstück wie<strong>de</strong>r zurück transportiert wer<strong>de</strong>n. Es kann davon ausgegangen<br />
wer<strong>de</strong>n, dass sich immer nur ein Werkstück auf <strong>de</strong>m För<strong>de</strong>rband befin<strong>de</strong>t. Die Steuerung soll, um Unfälle zu vermei<strong>de</strong>n,<br />
beim Start eines Stanzvorgangs kontrollieren, ob sich <strong>de</strong>r Stempel in seiner Grundposition befin<strong>de</strong>t (E3).<br />
a) Entwerfen Sie für die Stanzmaschine <strong>de</strong>n Zustandsgraphen <strong>de</strong>s Automaten (Moore) mit symbolischen Eingaben,<br />
Ausgaben und Zustän<strong>de</strong>n. Zeichnen Sie <strong>de</strong>n Zustandsgraphen. Kodieren Sie die Zustän<strong>de</strong> <strong>de</strong>s Steuerwerkes.<br />
b) Implementieren Sie <strong>de</strong>n Moore-Automaten in Verilog HDL. Weisen Sie die korrekte Funktionsweise <strong>de</strong>s Automaten<br />
durch Simulation nach. Wieviele Flip-Flops wer<strong>de</strong>n zur Realisierung Ihres Schaltwerks benötigt? Die Kodierung<br />
<strong>de</strong>r Zustän<strong>de</strong> ist Ihnen überlassen.<br />
Einführung in <strong>Computer</strong> <strong>Microsystems</strong> - Sommersemester 2010 3