Vorlesung Rechnerarchitektur - Fachbereich Informatik
Vorlesung Rechnerarchitektur - Fachbereich Informatik Vorlesung Rechnerarchitektur - Fachbereich Informatik
D a s m odifizierte M U 0 D a tenpfa d M odell Die Einführung von Multiplexern MU0 Datenpfad Data Out Adress 00 A 11 Data In erlaubt die Kontrolle des Datenpfads und des Adressbusses Der modifizierte Mu0 hat jetzt zwei ACC PC IR getrennte interne Busse, den A und den B Bus ALU A BB 00 B 11 Die ALU hat zwei Eingänge, A und B Erst durch diese Modifikationen ist Timing/Control eine einfache Realisierung des MU0 möglich Vorlesung Rechnerarchitektur © Gerhard Raffius, WS 2009/10, h_da - Fachbereich Informatik 8
M U 0 E lem ente ACC ie oe Akkumulator: ie -> Lesen, oe -> Schreiben PC ie oe Program Counter: ie ->Lesen, oe -> Schreiben IR ie oe Instruction Register: ie -> Lesen, oe → Schreiben (fest auf 1) ALU A BB ALUfs ALU: Funktionsauswahl über ALUfs 00 A 11 00 B 11 Asel Bsel Adressbusmultiplexer A: 0 -> Programcounter, 1 -> Adressteil von IR Datenbusmultiplexer B: 0 -> Adressteil von IR, 1 -> Daten aus Speicher Timing/Control Memory Steuersignale MemReq R/nW Steuerung: Erzeugt die Steuersignale aus IR, ALU Status, reset und internem Speicher EX/ft Speicher: MemReq -> Speicher wird angesprochen, R/nW -> 1 Lesen, 0 Schreiben Vorlesung Rechnerarchitektur © Gerhard Raffius, WS 2009/10, h_da - Fachbereich Informatik 9
- Seite 1 und 2: Vorlesung Rechnerarchitektur Der MU
- Seite 3 und 4: H is torie des M U 0 Der MU0 Rechne
- Seite 5 und 6: B eis piel für einen B efehls a bl
- Seite 7: D er R ec henzyklus : D ec ode/E xe
- Seite 11 und 12: R eg is ter ie oe oe schreiben 16 .
- Seite 13 und 14: B us s ys tem e Ein Systembus ist a
- Seite 15 und 16: Ins truc tion S et des M U 0 R ec h
- Seite 17 und 18: E in M U 0 P rog ra m m Loop LDA To
- Seite 19 und 20: D ie G rundfunktionen der A LU AB i
- Seite 21 und 22: D er M u1 D a tenpfa d Mu1 Datenpfa
- Seite 23 und 24: D er R es et Jeder Prozessor hat ei
- Seite 25 und 26: D er M ic roprog ra m C ounter S te
- Seite 27 und 28: D er Fetc h Z yklus im M u1 MU1 Dat
- Seite 29 und 30: D er S ta c k A push Speicher Der S
- Seite 31 und 32: U nterprog ra m m e Hauptprogramm U
- Seite 33 und 34: Indirekte A dres s ierung A STR Spe
- Seite 35 und 36: B es c hreibung des M ic roc odes d
- Seite 37 und 38: B es c hreibung des M ic roc odes d
- Seite 39 und 40: Z us ta nds bes c hreibung des La d
- Seite 41 und 42: D ie O pera tion P us h, der A kkum
- Seite 43 und 44: eding te S prüng e jge ACC15 = 1 1
- Seite 45 und 46: der S top B efehl stop 1 Der Stop B
- Seite 47 und 48: P roblem e des M u1 D es ig ns Der
- Seite 49 und 50: P roblem e des M U 0 D es ig ns Der
- Seite 51 und 52: K om plexe A dres s berec hnung en
- Seite 53 und 54: ela tive S prüng e .L1: .L2: movs
- Seite 55 und 56: K om plexe A dres s berec hnung : B
- Seite 57 und 58: R eg is tera rc hitektur Die Ergebn
M U 0 E lem ente<br />
ACC<br />
ie<br />
oe<br />
Akkumulator: ie -> Lesen, oe -> Schreiben<br />
PC<br />
ie<br />
oe<br />
Program Counter: ie ->Lesen, oe -> Schreiben<br />
IR<br />
ie<br />
oe<br />
Instruction Register: ie -> Lesen, oe → Schreiben (fest auf 1)<br />
ALU<br />
A<br />
BB<br />
ALUfs<br />
ALU: Funktionsauswahl über ALUfs<br />
00 A 11<br />
00 B 11<br />
Asel<br />
Bsel<br />
Adressbusmultiplexer A: 0 -> Programcounter, 1 -> Adressteil von IR<br />
Datenbusmultiplexer B: 0 -> Adressteil von IR, 1 -> Daten aus Speicher<br />
Timing/Control<br />
Memory<br />
Steuersignale<br />
MemReq<br />
R/nW<br />
Steuerung: Erzeugt die Steuersignale aus IR, ALU Status, reset<br />
und internem Speicher EX/ft<br />
Speicher: MemReq -> Speicher wird angesprochen,<br />
R/nW -> 1 Lesen, 0 Schreiben<br />
<strong>Vorlesung</strong> <strong>Rechnerarchitektur</strong><br />
© Gerhard Raffius, WS 2009/10, h_da - <strong>Fachbereich</strong> <strong>Informatik</strong><br />
9
Change language