Vorlesung Rechnerarchitektur - Fachbereich Informatik

Weitere Magazine

Empfehlungen

Info

A kkum ula tor-A rc hitektur Ausgezeichnetes Register: Akku LOAD und STORE wirken nur auf Akku. Er ist als expliziter Operand an jeder Operation beteiligt. Jede Operation braucht nur eine Adresse Sehr kompaktes Befehlsformat LDA Op_A ; Op_A von Speicher -> Akku ADD Op_B ; Akku = Akku + Op_B STA Op_C ; Op_C (= Op_A + Op_B) Akku -> Sp Vorlesung Rechnerarchitektur © Gerhard Raffius, WS 2009/10, h_da - Fachbereich Informatik 84
R eg is ter-R eg is ter-A rc hitektur RISC (Load-Store-Architektur) alle Operationen greifen nur auf Register zu, nur LOAD und STORE greifen auf Speicher zu 32 – 512 Register verfügbar einfaches Befehlsformat fester Länge alle Instruktionen brauchen in etwa gleich lange LOAD R1, Op_A ; lade Op_A aus Speicher in R1 LOAD R2, Op_B ; lade Op_B aus Speicher in R2 ADD R3, R1, R2 ; addiere R1 und R2, Ergbn. -> R3 STORE Op_C, R3 ; speichere R3 -> Op_C (=Op_A + Op_B) Vorlesung Rechnerarchitektur © Gerhard Raffius, WS 2009/10, h_da - Fachbereich Informatik 85
Seite 1 und 2:
Vorlesung Rechnerarchitektur Der MU
Seite 3 und 4:
H is torie des M U 0 Der MU0 Rechne
Seite 5 und 6:
B eis piel für einen B efehls a bl
Seite 7 und 8:
D er R ec henzyklus : D ec ode/E xe
Seite 9 und 10:
M U 0 E lem ente ACC ie oe Akkumula
Seite 11 und 12:
R eg is ter ie oe oe schreiben 16 .
Seite 13 und 14:
B us s ys tem e Ein Systembus ist a
Seite 15 und 16:
Ins truc tion S et des M U 0 R ec h
Seite 17 und 18:
E in M U 0 P rog ra m m Loop LDA To
Seite 19 und 20:
D ie G rundfunktionen der A LU AB i
Seite 21 und 22:
D er M u1 D a tenpfa d Mu1 Datenpfa
Seite 23 und 24:
D er R es et Jeder Prozessor hat ei
Seite 25 und 26:
D er M ic roprog ra m C ounter S te
Seite 27 und 28:
D er Fetc h Z yklus im M u1 MU1 Dat
Seite 29 und 30:
D er S ta c k A push Speicher Der S
Seite 31 und 32:
U nterprog ra m m e Hauptprogramm U
Seite 33 und 34: Indirekte A dres s ierung A STR Spe
Seite 35 und 36: B es c hreibung des M ic roc odes d
Seite 37 und 38: B es c hreibung des M ic roc odes d
Seite 39 und 40: Z us ta nds bes c hreibung des La d
Seite 41 und 42: D ie O pera tion P us h, der A kkum
Seite 43 und 44: eding te S prüng e jge ACC15 = 1 1
Seite 45 und 46: der S top B efehl stop 1 Der Stop B
Seite 47 und 48: P roblem e des M u1 D es ig ns Der
Seite 49 und 50: P roblem e des M U 0 D es ig ns Der
Seite 51 und 52: K om plexe A dres s berec hnung en
Seite 53 und 54: ela tive S prüng e .L1: .L2: movs
Seite 55 und 56: K om plexe A dres s berec hnung : B
Seite 57 und 58: R eg is tera rc hitektur Die Ergebn
Seite 59 und 60: K ons equenzen a us der R eg is ter
Seite 61 und 62: E ine V erbes s erte A LU Einsatz v
Seite 63 und 64: V erbes s erung des internen B us s
Seite 65 und 66: Fetc h Z yklus im M u5 In Aout steh
Seite 67 und 68: D a tentra ns fer Adress Data In Ad
Seite 69 und 70: V erbes s erte A dres s berec hnung
Seite 71 und 72: B eis piel: s pekula tive B efehls
Seite 73 und 74: P ipeline Die Pipeline erlaubt es d
Seite 75 und 76: D ie H a rva rd A rc hitektur Durch
Seite 77 und 78: 32 B it Ins truktionen 15 14 13 12
Seite 79 und 80: A rithm etis c he und log is c he B
Seite 81 und 82: D er A dditions befehl 15 9 8 7 6 5
Seite 83: S ta c k-A rc hitektur Stacks werde
Alle anzeigen

Vorlesung Rechnerarchitektur - Fachbereich Informatik

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?