Vorlesung Rechnerarchitektur - Fachbereich Informatik
Vorlesung Rechnerarchitektur - Fachbereich Informatik
Vorlesung Rechnerarchitektur - Fachbereich Informatik
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
V erbes s erung des internen B us s ys tem s und S hifter<br />
Mit dieser Anordnung lassen sich die<br />
Mu5 Datenpfad<br />
BB A CC<br />
PC<br />
LR<br />
SP<br />
Adress<br />
Aout<br />
ALU<br />
IR<br />
Data In<br />
Din<br />
meisten Befehle realisieren<br />
Jedes Register besitzt jetzt einen<br />
Ausgang für den A und den B Bus<br />
Operanden die über den B Bus zur Alu<br />
gelangen können vor der Operation<br />
R0-Rn<br />
AAAAA<br />
Shifter<br />
noch geschoben werden<br />
Auf dem B Bus können kleine<br />
Dout<br />
Data Out<br />
Timing/Control<br />
Immediate Werte aus dem Instruction<br />
Register in Berechnungen benutzt<br />
werden<br />
Es werden aber noch zu viele Takte<br />
pro Operation benötigt<br />
<strong>Vorlesung</strong> <strong>Rechnerarchitektur</strong><br />
© Gerhard Raffius, WS 2009/10, h_da - <strong>Fachbereich</strong> <strong>Informatik</strong><br />
64
Change language