Vorlesung Rechnerarchitektur - Fachbereich Informatik
Vorlesung Rechnerarchitektur - Fachbereich Informatik Vorlesung Rechnerarchitektur - Fachbereich Informatik
D er M ic roprog ra m C ounter S tep Im ersten Schritt eines Befehls (step ist null), erfolgt immer der fetch, das heißt das Lesen des Befehls in das Instruktion Register. Der Opcode des Befehls wird dabei ignoriert Im letzten Schritt eines Befehls wird Step wieder auf Null gesetzt, so dass danach ein fetch ausgeführt wird. In den meisten Fällen wird step in einem Schritt um eins erhöht. step kann aber auch auf einen kleineren Wert gesetzt werden. Dann erhält man eine Schleife, die man mit einem bedingten Sprung abbrechen kann Vorlesung Rechnerarchitektur © Gerhard Raffius, WS 2009/10, h_da - Fachbereich Informatik 26
D er Fetc h Z yklus im M u1 MU1 Datenpfad ACC A A-Bus Data Out SP SP Dout Dout ALU A ALUB PC PC Adress 0 1 C-Bus A +1 IR IR Timing/Control Data In Din Din B-Bus Der Programcounter wird auf den Adressbus geschaltet und gleichzeitig an den A Eingang der ALU An der ALU ist der Befehl A+1 ausgewählt, S ist 0 In der zweiten Hälfte des Takts wird vom Speicher die nächste Instruktion gelesen und in IR gespeichert der PC wird über die ALU um eins erhöht Instruction Fetch Inputs Outputs Funktion Opcode xxxx /Reset step Z N step Adress ACCoe ACCie PCoe PCie IRoe IRie SPoe SPie 1 0 x x 1 0 0 0 1 1 0 1 0 0 0 0 0 0 A+1 1 1 IR=[PC], PC=PC+1 DINoe DINie DOUToe DOUTie ALU Function MEMrq R/nW Vorlesung Rechnerarchitektur © Gerhard Raffius, WS 2009/10, h_da - Fachbereich Informatik 27
- Seite 1 und 2: Vorlesung Rechnerarchitektur Der MU
- Seite 3 und 4: H is torie des M U 0 Der MU0 Rechne
- Seite 5 und 6: B eis piel für einen B efehls a bl
- Seite 7 und 8: D er R ec henzyklus : D ec ode/E xe
- Seite 9 und 10: M U 0 E lem ente ACC ie oe Akkumula
- Seite 11 und 12: R eg is ter ie oe oe schreiben 16 .
- Seite 13 und 14: B us s ys tem e Ein Systembus ist a
- Seite 15 und 16: Ins truc tion S et des M U 0 R ec h
- Seite 17 und 18: E in M U 0 P rog ra m m Loop LDA To
- Seite 19 und 20: D ie G rundfunktionen der A LU AB i
- Seite 21 und 22: D er M u1 D a tenpfa d Mu1 Datenpfa
- Seite 23 und 24: D er R es et Jeder Prozessor hat ei
- Seite 25: D er M ic roprog ra m C ounter S te
- Seite 29 und 30: D er S ta c k A push Speicher Der S
- Seite 31 und 32: U nterprog ra m m e Hauptprogramm U
- Seite 33 und 34: Indirekte A dres s ierung A STR Spe
- Seite 35 und 36: B es c hreibung des M ic roc odes d
- Seite 37 und 38: B es c hreibung des M ic roc odes d
- Seite 39 und 40: Z us ta nds bes c hreibung des La d
- Seite 41 und 42: D ie O pera tion P us h, der A kkum
- Seite 43 und 44: eding te S prüng e jge ACC15 = 1 1
- Seite 45 und 46: der S top B efehl stop 1 Der Stop B
- Seite 47 und 48: P roblem e des M u1 D es ig ns Der
- Seite 49 und 50: P roblem e des M U 0 D es ig ns Der
- Seite 51 und 52: K om plexe A dres s berec hnung en
- Seite 53 und 54: ela tive S prüng e .L1: .L2: movs
- Seite 55 und 56: K om plexe A dres s berec hnung : B
- Seite 57 und 58: R eg is tera rc hitektur Die Ergebn
- Seite 59 und 60: K ons equenzen a us der R eg is ter
- Seite 61 und 62: E ine V erbes s erte A LU Einsatz v
- Seite 63 und 64: V erbes s erung des internen B us s
- Seite 65 und 66: Fetc h Z yklus im M u5 In Aout steh
- Seite 67 und 68: D a tentra ns fer Adress Data In Ad
- Seite 69 und 70: V erbes s erte A dres s berec hnung
- Seite 71 und 72: B eis piel: s pekula tive B efehls
- Seite 73 und 74: P ipeline Die Pipeline erlaubt es d
- Seite 75 und 76: D ie H a rva rd A rc hitektur Durch
D er M ic roprog ra m C ounter S tep<br />
Im ersten Schritt eines Befehls (step ist null), erfolgt immer der fetch, das heißt das<br />
Lesen des Befehls in das Instruktion Register. Der Opcode des Befehls wird dabei<br />
ignoriert<br />
Im letzten Schritt eines Befehls wird Step wieder auf Null gesetzt, so dass danach<br />
ein fetch ausgeführt wird.<br />
In den meisten Fällen wird step in einem Schritt um eins erhöht.<br />
step kann aber auch auf einen kleineren Wert gesetzt werden. Dann erhält man<br />
eine Schleife, die man mit einem bedingten Sprung abbrechen kann<br />
<strong>Vorlesung</strong> <strong>Rechnerarchitektur</strong><br />
© Gerhard Raffius, WS 2009/10, h_da - <strong>Fachbereich</strong> <strong>Informatik</strong><br />
26
Change language