Vorlesung Rechnerarchitektur - Fachbereich Informatik
Vorlesung Rechnerarchitektur - Fachbereich Informatik Vorlesung Rechnerarchitektur - Fachbereich Informatik
D ie G rundfunktionen der A LU C-Bus FS FC Statusregister N Z C V Funk FA FB FI FC F1 FS tion 0 0 0 0 0 0 FA A-Bus ADDIERER A B 0 FB 0 Inverter FI F1 0 1 1 0 0 0 0 1 -1 0 0 1 0 0 A 1 0 0 0 0 B 0 1 0 0 0 A+1 1 0 0 0 1 B-Bus B+1 0 1 0 0 1 A-1 1 0 1 0 0 A+B 1 1 0 0 0 Vorlesung Rechnerarchitektur © Gerhard Raffius, WS 2009/10, h_da - Fachbereich Informatik A-B 1 1 1 0 1 20
D er M u1 D a tenpfa d Mu1 Datenpfad A-Bus ACC Data Out SP A Dout ALU PC B B-Bus Adress 0 1 IR Data In Timing/Control Din Das erweitere MU0 Modell besitzt einen Stackpointer und Register Din und Dout. Durch die zusätzlichen Register Din und Dout braucht unser Modell jetzt zwar mehr Taktzyklen, aber diese können schneller durchlaufen werden Vorlesung Rechnerarchitektur © Gerhard Raffius, WS 2009/10, h_da - Fachbereich Informatik 21
- Seite 1 und 2: Vorlesung Rechnerarchitektur Der MU
- Seite 3 und 4: H is torie des M U 0 Der MU0 Rechne
- Seite 5 und 6: B eis piel für einen B efehls a bl
- Seite 7 und 8: D er R ec henzyklus : D ec ode/E xe
- Seite 9 und 10: M U 0 E lem ente ACC ie oe Akkumula
- Seite 11 und 12: R eg is ter ie oe oe schreiben 16 .
- Seite 13 und 14: B us s ys tem e Ein Systembus ist a
- Seite 15 und 16: Ins truc tion S et des M U 0 R ec h
- Seite 17 und 18: E in M U 0 P rog ra m m Loop LDA To
- Seite 19: D ie G rundfunktionen der A LU AB i
- Seite 23 und 24: D er R es et Jeder Prozessor hat ei
- Seite 25 und 26: D er M ic roprog ra m C ounter S te
- Seite 27 und 28: D er Fetc h Z yklus im M u1 MU1 Dat
- Seite 29 und 30: D er S ta c k A push Speicher Der S
- Seite 31 und 32: U nterprog ra m m e Hauptprogramm U
- Seite 33 und 34: Indirekte A dres s ierung A STR Spe
- Seite 35 und 36: B es c hreibung des M ic roc odes d
- Seite 37 und 38: B es c hreibung des M ic roc odes d
- Seite 39 und 40: Z us ta nds bes c hreibung des La d
- Seite 41 und 42: D ie O pera tion P us h, der A kkum
- Seite 43 und 44: eding te S prüng e jge ACC15 = 1 1
- Seite 45 und 46: der S top B efehl stop 1 Der Stop B
- Seite 47 und 48: P roblem e des M u1 D es ig ns Der
- Seite 49 und 50: P roblem e des M U 0 D es ig ns Der
- Seite 51 und 52: K om plexe A dres s berec hnung en
- Seite 53 und 54: ela tive S prüng e .L1: .L2: movs
- Seite 55 und 56: K om plexe A dres s berec hnung : B
- Seite 57 und 58: R eg is tera rc hitektur Die Ergebn
- Seite 59 und 60: K ons equenzen a us der R eg is ter
- Seite 61 und 62: E ine V erbes s erte A LU Einsatz v
- Seite 63 und 64: V erbes s erung des internen B us s
- Seite 65 und 66: Fetc h Z yklus im M u5 In Aout steh
- Seite 67 und 68: D a tentra ns fer Adress Data In Ad
- Seite 69 und 70: V erbes s erte A dres s berec hnung
D er M u1 D a tenpfa d<br />
Mu1<br />
Datenpfad<br />
A-Bus<br />
ACC<br />
Data Out<br />
SP<br />
A<br />
Dout<br />
ALU<br />
PC<br />
B<br />
B-Bus<br />
Adress<br />
0 1<br />
IR<br />
Data In<br />
Timing/Control<br />
Din<br />
Das erweitere MU0 Modell<br />
besitzt einen Stackpointer<br />
und Register Din und Dout.<br />
Durch die zusätzlichen<br />
Register Din und Dout<br />
braucht unser Modell jetzt<br />
zwar mehr Taktzyklen,<br />
aber diese können<br />
schneller durchlaufen<br />
werden<br />
<strong>Vorlesung</strong> <strong>Rechnerarchitektur</strong><br />
© Gerhard Raffius, WS 2009/10, h_da - <strong>Fachbereich</strong> <strong>Informatik</strong><br />
21
Change language