Vorlesung Rechnerarchitektur - Fachbereich Informatik
Vorlesung Rechnerarchitektur - Fachbereich Informatik Vorlesung Rechnerarchitektur - Fachbereich Informatik
M U 0 K ontroll Log ic Inputs Outputs Instruction Opcode Reset Step ACCz ACC15 Step Asel Bsel ACCoe ACCie PCoe Pcie Irie ALUfs MEMrq R/nW Reset xxxx 1 x x x 0 x x 0 0 0 1 0 0 0 1 Fetch xxxx 0 0 x x 1 0 x 0 0 1 1 1 A+1 1 1 LDA S 0000 0 1 x x 0 1 1 0 1 0 0 0 B 1 1 STO S 0001 0 1 x x 0 1 x 1 0 0 0 0 x 1 0 ADD S 0010 0 1 x x 0 1 1 1 1 0 0 0 A+B 1 1 SUB S 0011 0 1 x x 0 1 1 1 1 0 0 0 A-B 1 1 JMP S 0100 0 1 x x 0 x 0 0 0 0 1 0 B 0 1 JGE S 0101 0 1 x 1 0 x x 0 0 0 0 0 x 0 1 0 1 x 0 0 x 0 0 0 0 1 0 B 0 1 JNE S 0110 0 1 1 x 0 x x 0 0 0 0 0 x 0 1 0 1 0 x 0 x 0 0 0 0 1 0 B 0 1 STOP 0111 0 1 x x 1 x x 0 0 0 0 0 x 0 1 Vorlesung Rechnerarchitektur © Gerhard Raffius, WS 2009/10, h_da - Fachbereich Informatik 16
E in M U 0 P rog ra m m Loop LDA Total ; Accumulate total Add_instr ADD Table ; Begin at head of table STO Total ; LDA Add_instr ; Change address ... ADD One ; by modifying instruction! STO Add_instr ; LDA Count ; Count iterations SUB One ; Count down to zero STO Count ; JGE Loop ; If >= 0 repeat STP ; Halt execution ; Data definitions Total DEFW 0 ; Total - initially zero One DEFW 1 ; The number one Count DEFW 4 ; Loop counter (loop 5x) Table DEFW 39 ; The numbers to total ... DEFW 25 ; DEFW 4 ; DEFW 98 ; DEFW 17 ; Dieses Programm enthält sich selbst modifizierenden Code. Tun sie das besser nicht, wenn sie nicht sehr genau wissen was sie tun!!! Vorlesung Rechnerarchitektur © Gerhard Raffius, WS 2009/10, h_da - Fachbereich Informatik 17
- Seite 1 und 2: Vorlesung Rechnerarchitektur Der MU
- Seite 3 und 4: H is torie des M U 0 Der MU0 Rechne
- Seite 5 und 6: B eis piel für einen B efehls a bl
- Seite 7 und 8: D er R ec henzyklus : D ec ode/E xe
- Seite 9 und 10: M U 0 E lem ente ACC ie oe Akkumula
- Seite 11 und 12: R eg is ter ie oe oe schreiben 16 .
- Seite 13 und 14: B us s ys tem e Ein Systembus ist a
- Seite 15: Ins truc tion S et des M U 0 R ec h
- Seite 19 und 20: D ie G rundfunktionen der A LU AB i
- Seite 21 und 22: D er M u1 D a tenpfa d Mu1 Datenpfa
- Seite 23 und 24: D er R es et Jeder Prozessor hat ei
- Seite 25 und 26: D er M ic roprog ra m C ounter S te
- Seite 27 und 28: D er Fetc h Z yklus im M u1 MU1 Dat
- Seite 29 und 30: D er S ta c k A push Speicher Der S
- Seite 31 und 32: U nterprog ra m m e Hauptprogramm U
- Seite 33 und 34: Indirekte A dres s ierung A STR Spe
- Seite 35 und 36: B es c hreibung des M ic roc odes d
- Seite 37 und 38: B es c hreibung des M ic roc odes d
- Seite 39 und 40: Z us ta nds bes c hreibung des La d
- Seite 41 und 42: D ie O pera tion P us h, der A kkum
- Seite 43 und 44: eding te S prüng e jge ACC15 = 1 1
- Seite 45 und 46: der S top B efehl stop 1 Der Stop B
- Seite 47 und 48: P roblem e des M u1 D es ig ns Der
- Seite 49 und 50: P roblem e des M U 0 D es ig ns Der
- Seite 51 und 52: K om plexe A dres s berec hnung en
- Seite 53 und 54: ela tive S prüng e .L1: .L2: movs
- Seite 55 und 56: K om plexe A dres s berec hnung : B
- Seite 57 und 58: R eg is tera rc hitektur Die Ergebn
- Seite 59 und 60: K ons equenzen a us der R eg is ter
- Seite 61 und 62: E ine V erbes s erte A LU Einsatz v
- Seite 63 und 64: V erbes s erung des internen B us s
- Seite 65 und 66: Fetc h Z yklus im M u5 In Aout steh
M U 0 K ontroll Log ic<br />
Inputs<br />
Outputs<br />
Instruction Opcode Reset Step ACCz ACC15 Step Asel Bsel ACCoe ACCie PCoe Pcie Irie ALUfs MEMrq R/nW<br />
Reset xxxx 1 x x x 0 x x 0 0 0 1 0 0 0 1<br />
Fetch xxxx 0 0 x x 1 0 x 0 0 1 1 1 A+1 1 1<br />
LDA S 0000 0 1 x x 0 1 1 0 1 0 0 0 B 1 1<br />
STO S 0001 0 1 x x 0 1 x 1 0 0 0 0 x 1 0<br />
ADD S 0010 0 1 x x 0 1 1 1 1 0 0 0 A+B 1 1<br />
SUB S 0011 0 1 x x 0 1 1 1 1 0 0 0 A-B 1 1<br />
JMP S 0100 0 1 x x 0 x 0 0 0 0 1 0 B 0 1<br />
JGE S 0101<br />
0 1 x 1 0 x x 0 0 0 0 0 x 0 1<br />
0 1 x 0 0 x 0 0 0 0 1 0 B 0 1<br />
JNE S 0110<br />
0 1 1 x 0 x x 0 0 0 0 0 x 0 1<br />
0 1 0 x 0 x 0 0 0 0 1 0 B 0 1<br />
STOP 0111 0 1 x x 1 x x 0 0 0 0 0 x 0 1<br />
<strong>Vorlesung</strong> <strong>Rechnerarchitektur</strong><br />
© Gerhard Raffius, WS 2009/10, h_da - <strong>Fachbereich</strong> <strong>Informatik</strong><br />
16
Change language