28.02.2014 Aufrufe

Download - tuprints - Technische Universität Darmstadt

Download - tuprints - Technische Universität Darmstadt

Download - tuprints - Technische Universität Darmstadt

MEHR ANZEIGEN
WENIGER ANZEIGEN

Erfolgreiche ePaper selbst erstellen

Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.

4 Funktionsumfang der Automation<br />

Beginn der zweiten Phase D 2 , um das Regelziel Δt A ≥ Δt E,min in Abhängigkeit der Dauer<br />

Δt A1 und der Verzögerung D 2 zu erfüllen.<br />

Reglerstruktur<br />

Die prototypische Realisierung des Reglers zur Ausführung des Gate-Annäherungsmanövers<br />

erfolgt in der Simulationsumgebung IPG CarMaker unter Nutzung der<br />

Matlab/Simulink-Schnittstelle. Die Umsetzung der Regelstrategie „Signalverzögerung“<br />

mit einer festen Parametrierung und einer Vorgabe für die Dauer der ersten Verzögerungsphase<br />

Δt A1 erfolgt mit der in Abbildung 4-7 dargestellten Reglerstruktur. In dem<br />

Block „Required stopping distance“ wird der für die aktuelle Geschwindigkeit und die<br />

Parametrierung von D 1 , D 2 und Δt A1 erforderliche Anhalteweg gemäß<br />

2 2 2<br />

vA 1vA2 vA2<br />

sA sA 1sA2<br />

(4.8)<br />

2D<br />

2D<br />

1 2<br />

berechnet und mit dem aktuellen Abstand des CbW-Fahrzeugs zum nächsten Gate d Gate<br />

verglichen. Dieser Block liefert zu jedem Rechenschritt eine Information, ob die Bedingung<br />

s A ≤ d Gate erfüllt ist.<br />

In dem zweiten Block „Required deceleration“ wird die in jedem Rechenschritt erforderliche<br />

konstante Verzögerung D req gemäß<br />

2<br />

vego<br />

Dreq<br />

(4.9)<br />

2( dGate<br />

vego<br />

)<br />

berechnet, um aus der Geschwindigkeit v ego und unter Berücksichtigung eines Zeitfaktors<br />

τ zur Kompensation des Zeitverzugs zwischen Aktivierung des Bremssystems und<br />

einsetzender Verzögerung an dem im der Entfernung d Gate befindlichen Gate zum Stehen<br />

zu kommen.<br />

v ego<br />

x ego<br />

x Gate<br />

D 1<br />

D 2<br />

Δt A1<br />

v ego<br />

x ego<br />

x Gate<br />

<br />

Required Stopping<br />

Distance<br />

Required<br />

Deceleration<br />

s A ≤d Gate ?<br />

D 1<br />

D 2<br />

D req<br />

State Machine<br />

D 1<br />

D 2<br />

D req ≥ D 2<br />

a x,Gate<br />

State<br />

Abbildung 4-7: Reglerstruktur „Signalverzögerung“<br />

66

Hurra! Ihre Datei wurde hochgeladen und ist bereit für die Veröffentlichung.

Erfolgreich gespeichert!

Leider ist etwas schief gelaufen!