Kurzfassung - Fakultät für Informatik, TU Wien
Kurzfassung - Fakultät für Informatik, TU Wien
Kurzfassung - Fakultät für Informatik, TU Wien
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
Titel: Asynchrone Logik in Echtzeitsystemen<br />
Autor: Markus Ferringer<br />
Betreuer & Begutachter: Andreas Steininger, Gerhard Fohler<br />
<strong>Kurzfassung</strong><br />
Es ist mittlerweile unbestritten, dass asynchrone Logik zahlreiche Vorteile im Vergleich zur<br />
herkömmlichen synchronen Logik hat. Ein zentrales Problem jedoch ist die schwierige<br />
Vorhersagbarkeit der zeitlichen Abläufe eines asynchronen Designs. Aufgrund eines fehlenden<br />
(hochpräzisen) Schwingquarzes hängt die tatsächliche Ausführungsgeschwindigkeit maßgeblich von<br />
Faktoren wie Umbgebungstemperatur und Versorgungsspannung ab, wobei bereits minimale<br />
Fluktuationen messbare Auswirkungen auf die Geschwindigkeit haben können. Klarerweise werden<br />
asynchrone Schaltungen daher als gänzlich ungeeignet <strong>für</strong> den Einsatz in Echtzeitsystemen<br />
angesehen. Diesem Umstand soll mit dem Projekt ARTS (Asynchronous Logic in Real-Time Systems)<br />
entgegengewirkt werden, indem die genauen zeitlichen Charakteristika von ungetakteten<br />
Digitalschaltungen auf ihre Tauglichkeit <strong>für</strong> Echtzeitsysteme (und zwar speziell <strong>für</strong> das zeitgesteuerte<br />
Protokoll TTP) untersucht werden. Zu diesem Zwecke wird in dieser Arbeit ein geeignetes Zeitmodel<br />
entwickelt, welches neben deterministischen auch probabilistische Signallaufzeitvariationen<br />
modellieren kann. Darauf aufbauend wird ein sich automatisch auf den TTP Datenstrom<br />
kalibrierendes System entwickelt, welches eine geeignete (asynchrone) Zeitbasis <strong>für</strong> einen<br />
asynchronen TTP-Kontroller zur Verfügung stellt. Wie sich heraus stellt, sind unter allen<br />
Designalternativen jene mit linear rückgekoppelten Schieberegistern (LFSR) am besten <strong>für</strong> unsere<br />
Anforderungen geeignet. Um die Funktionsfähigkeit und Robustheit der vorgestellten Lösung zu<br />
demonstrieren, unterziehen wir das Design verschieden empirischen Tests, wie zum Beispiel<br />
Temperatur- und Spannungstests, und untersuchen die jeweiligen Auswirkungen auf Jitter und<br />
Frequenzstabilität.<br />
In Verbindung mit den theoretischen Untersuchungen können einige sehr interessante Erkenntnisse<br />
im Zusammenhang mit zeitlicher Vorhersagbarkeit von asynchronen Schaltungen gemacht werden:<br />
Trotz der speziellen Eigenschaften des verwendeten Design-Stiles gibt es erheblichen<br />
datenabhängigen Signaljitter. Weiters wurde festgestellt, dass Herstellungsvariationen gravierenden<br />
Einfluss auf die Geschwindigkeit und Jittercharakteristika haben. Nichtsdestotrotz wirken sich diese<br />
Einflüsse nicht negativ auf die automatische Kalibrierung aus. Untersuchungen am fertigen und<br />
funktionierenden asynchronen TTP-Kontroller zeigen deutlich, dass es grundsätzlich möglich ist,<br />
asynchrone Logik <strong>für</strong> Echtzeitanwendungen - mit gewissen Einschränkungen - einzusetzen.
Title: Asynchronous Logic in Real-Time Systems<br />
Author: Markus Ferringer<br />
Supervisor & Reviewer: Andreas Steininger, Gerhard Fohler<br />
Abstract<br />
While asynchronous logic has many potential advantages compared to traditional synchronous<br />
designs, one of the major drawbacks is its unpredictability with respect to temporal behavior. Having<br />
no high-precision oscillator, a self-timed circuit's execution speed is heavily dependent on<br />
temperature and supply voltage. Small fluctuations of these parameters already result in noticeable<br />
changes of the design's throughput and performance. Without further provisions this jitter makes<br />
the use of asynchronous logic hardly feasible for real-time applications. In this work, which is part of<br />
project ARTS (Asynchronous Logic in Real-Time Systems), we investigate the temporal characteristics<br />
of self-timed circuits regarding their usage in real-time systems, especially the Time-Triggered<br />
Protocol. We propose a timing model capable of dealing with deterministic as well as probabilistic<br />
timings caused - besides others - by PVT (process, voltage, temperature) variations, and elaborate<br />
self-adapting circuits which shall derive a suitable notion of time for an asynchronous TTP controller.<br />
Out of the proposed variants we find the simple LFSR (linear feedback shift register) implementation<br />
with rate correction most promising for our purposes. We further introduce and analyze the jitter<br />
compensation concept, which is a three-fold mechanism to keep the asynchronous circuit's notion of<br />
time tightly synchronized to the remaining communication participants. To demonstrate the<br />
robustness of our solution, we perform different tests and investigate their impact on jitter and<br />
frequency stability. These tests include, e.g., varying operating temperature, changing core supply<br />
voltage, and process variations among several devices of the same type.<br />
The experiments in combination with the theoretical analysis reveal some interesting insights for the<br />
temporal behavior of self-timed circuits: Even though the used design style is strongly indicating,<br />
considerable data-dependent jitter effects can be identified. It also turns out that process variations<br />
significantly influence the jitter characteristics and performance of asynchronous circuits.<br />
Nevertheless, the proposed self-adaptive time reference generation circuit is capable of tolerating<br />
different temporal conditions. Measurements with the fully functional asynchronous TTP controller<br />
reveal that it is indeed possible to use asynchronous logic in real-time systems. However, there are<br />
some major limitations (especially for actively sending messages in a time-triggered system) that<br />
must be considered.