Prüfung - Institut für Kommunikationsnetze und Rechnersysteme ...

Im Folgenden sollen Teile einer Architecture zur Modellierung des Write Buffers in VHDL entwickelt
werden. Bild 4 zeigt die Struktur des Write Buffers in Form zweier miteinander kommunizierender
Prozesse Process S und Process B.
clk
res_n
p_wreq
p_wa
p_wd
16
8
Process B
buffer_mem
Process S
hit
hit_index
remove
Bild 4
Interne Struktur eines Teils des Write Buffers
Die Entity des Write Buffers mit den in Bild 1 dargestellten Ports sei gegeben. Gehen Sie davon
aus, dass die Deklarationen aus Frage 1 und Frage 2 sowie die Deklarationen aller in Bild 4 dargestellten
Signale im Deklarationsteil der Architecture bereits enthalten sind. Gehen Sie weiter
davon aus, dass die in Bild 4 dargestellten Ports vom Typ std_logic bzw. vom Typ
std_logic_vector sind.
Frage 4 a) Implementieren Sie eine Funktion is_valid, die für eine als Parameter übergebene
Zeile vom Typ line_type nur dann TRUE zurückgibt, wenn mindestens
ein Byte gültig ist.
b) Kann die Funktion is_valid als pure function deklariert werden? Begründen
Sie Ihre Antwort.
c) Eine Prozedur invalidate soll alle Valid-Bits einer Zeile auf FALSE setzen.
Der Index der Zeile innerhalb des Write Buffers werde der Prozedur als
Parameter übergeben. Wo muss diese Prozedur deklariert werden, damit das
Signal buffer_mem nicht als Parameter übergeben werden muss?
d) Implementieren Sie die Prozedur invalidate.
Der Pufferspeicher wird in Form eines Ringpuffers verwaltet. Eine Variable rindex verweise
auf die älteste Zeile, die Variable windex auf die der jüngsten Zeile folgende Zeile, d.h. auf die
erste freie Zeile. Beim Entfernen einer Zeile muss demzufolge rindex erhöht werden, beim Hinzufügen
einer Zeile entsprechend windex. Beachten Sie, dass die Operationen auf windex und
rindex "modulo CAPACITY" erfolgen müssen. Eine boolesche Variable empty zeige an, ob der
Write Buffer leer ist. Der Einfachheit halber sollen Schreibversuche bei vollem Write Buffer
keine Auswirkung auf seinen Inhalt haben.
Aufgabe 2 Seite 8