1 29 2 21 3 25 4 25 5 25 6 25 150 Note: - Ing. H. Heuermann

__________________________________
Name (Blockschrift)
_________________________________
Unterschrift
Matrikel-Nr.
Informatik
Studiengang
Fachhochschule Aachen
Prof. Dr.-Ing. H. Heuermann
Fachbereich Elektrotechnik und Informationstechnik
Prof. Dr.-Ing. M. Trautwein
5205, 52105 - DIGITALTECHNIK UND TECHNISCHE INFORMATIK
14. Juli 2008 - 8:30 bis 11:30 Uhr
Die Klausur wird mindestens mit "ausreichend" (Note 4.0) bewertet, wenn wenigstens 50
Punkte erreicht werden. Sie wird mit “sehr gut“ (Note 1.0) bewertet, wenn mindestens 130
Punkte erreicht werden.
Es sind keine Hilfsmittel zugelassen (außer Taschenrechner mit einzeiligem Display und
ohne Textspeicher).
Sämtliche Kommunikationsmittel sind verboten.
Es darf nur das ausgeteilte Papier verwendet werden.
Schreiben Sie auf jedes Blatt Ihren Namen und Ihre Matrikelnummer.
Ergebnisse, deren Lösungswege nicht aus der Darstellung ersichtlich sind oder die
unleserlich sind, werden nicht gewertet.
Aufgabe max.Pkt. Punkte
1 29
2 21
3 25
4 25
5 25
6 25
Summe
150 Note:

Aufgabe 1
DTTI – Klausur 07.2007 Heu/Trau
Name: Matr.-Nr.: Blatt 2
------------------------------------------------ -------------------------

Aufgabe 2
DTTI – Klausur 07.2007 Heu/Trau
Name: Matr.-Nr.: Blatt 3
------------------------------------------------ -------------------------

DTTI – Klausur 07.2007 Heu/Trau
Name: Matr.-Nr.: Blatt 4
------------------------------------------------ -------------------------
Aufg. 3
(25 Punkte)
In der modernen CMOS-Schaltungstechnik sorgen Auf- und Entladeströme von parasitären
Kapazitäten dafür, dass logische Funktionalitäten verzögert durchgeführt werden. Zur
verbesserten Signalverarbeitung werden „Clock“-Signale eingesetzt. Die CMOS-Bauelemente
bzw. Gatter der im Folgenden untersuchten Schaltungen haben eine Verzögerungszeit von
2,5ns für die Inverter und 5ns für die eingesetzten Gatter (hier UND-Gatter). D.h. 2,5ns bzw.
5ns nachdem sich die Eingangssignale (einschließlich dem Clock-Signal) geändert haben,
erfolgt eine Umschaltung.
Der Eingang mit dem Clock-Signal C und die Startwerte der Ausgänge P’ und Q’ sind
gegeben.
Die im Folgenden angegebene Digitalschaltung 1 weist die gleiche Funktionalität wie die
Schaltung 2 auf.
C
1
D
&
P'
1
Schaltung 1
E
&
Q'
C
D
&
F
1
1
P'
1
E
&
G
1
1
Q'
Schaltung 2
a) Tragen Sie das Schaltverhalten über der Zeit für D, E, P’ und Q’ für die
Schaltungsrealisierung 1 ein.
b) Tragen Sie das Schaltverhalten über der Zeit für D, E, F, G, P’ und Q’ der
Schaltungsrealisierung 2 ein.
c) Wofür lassen sich die beiden Schaltungen einsetzen?
d) Welche Clock-Frequenz liegt an den Schaltungen an?

DTTI – Klausur 07.2007 Heu/Trau
Name: Matr.-Nr.: Blatt 5
------------------------------------------------ -------------------------
Zu Aufg. 4 a):
C
D
0 20 40 60 80 100
t/ns
E
t
P’
t
Q’
t
t

DTTI – Klausur 07.2007 Heu/Trau
Name: Matr.-Nr.: Blatt 6
------------------------------------------------ -------------------------
Zu Aufg. 4 b):
C
D
0 20 40 60 80 100
t/ns
E
t
F
t
G
t
P’
t
Q’
t
t

DTTI – Klausur 07.2007 Heu/Trau
Name: Matr.-Nr.: Blatt 7
------------------------------------------------ -------------------------
Aufg. 4
(25 Punkte)
Ein einfaches im Folgenden verwendetes Ersatzschaltbild eines MOS-Transistors besteht aus
einem idealer Schalter und einem Serienwiderstand R. Die PMOS-Technik arbeitet mit einer
negativen Spannungsversorgung und negativen Logikpegeln.
Eine Logikschaltung mit den beiden Eingängen U A und U B und dem Ausgang U out wird mit der
Vorsorgungsspannung Vcc=-2V betrieben. Die Schaltung ist aus Widerständen und
spannungsgesteuerten Schaltern aufgebaut.
Sofern die Steuerspannung am Schalter größer als Vcc/4 (gemessen gegen Masse) ist,
befindet sich der Schalter im nichtleitenden Zustand. Liegt die Steuerspannung unter Vcc*3/4,
so ist der Schalter leitend. Die Zwischenzustände sind nicht definiert und sollen nicht
auftreten.

DTTI – Klausur 07.2007 Heu/Trau
Name: Matr.-Nr.: Blatt 8
------------------------------------------------ -------------------------
Zu Aufg. 4:
a) Welcher Zusammenhang besteht zwischen den Strömen I out , I RG , I 4 und I RV ? Wie groß
ist I out , wenn der Ausgang nicht belastet wird?
b) Welche logische Funktion realisiert das gegebene Schaltwerk?
c) Tragen Sie für alle vier Logikzustände und die Werte der gesuchten Spannungen und
Ströme in der folgenden Tabelle ein! Die Widerstände R weisen die Werte von 200W
auf, der Widerstand R V hat den Wert von 2kW und R G hat den Wert von 20kW. Der
Ausgang soll unbelastet sein.
U A
U B
I RV
I 4
I RG
U out
in V
in V
in mA
in mA
in mA
in V
0 0
0 -2
-2 0
-2 -2
d) Welche Leistung wird maximal in R V umgesetzt?
e) Wie groß dürfen die Serienwiderstände der Schalter S 1 und S 2 maximal sein, damit die
Schaltung noch einwandfrei arbeitet?
f) Geben Sie eine C²MOS-Schaltung an, die die gleiche Funktion hat, wie die gegebene
Schaltung.

DTTI – Klausur 07.2007 Heu/Trau
Name: Matr.-Nr.: Blatt 9
------------------------------------------------ -------------------------
Aufg. 5
(25 Punkte)
Gegeben ist die folgende Innenbeschaltung eines CMOS-Gatters aus idealen P-
und N-MOS Transistoren (R on =0W, R off =∞W) mit den Eingängen U und V und
dem Ausgang Y. Die Schaltung wird mit Vcc=2V betrieben und alle Transistoren
haben die Schaltschwelle von 1V.
a) Vervollständigen Sie die folgende Tabelle. Zustände mit Spannungen >0.5V
werden mit einer logischen 1 und Zustände mit Spannungen

DTTI – Klausur 07.2007 Heu/Trau
Name: Matr.-Nr.: Blatt 10
------------------------------------------------ -------------------------
Zu Aufg. 5:
Gegeben ist eine CMOS-Schaltung nach dem folgenden Bild mit gleichen
Transistoren und gleichen Logikzuständen und –pegeln. Jeder Transistor kann
wiederum als idealer Öffner oder Schließer betrachtet werden.
d) Gegeben die inneren Logikzustände Q über der Zeit im folgenden Diagramm in
Abhängigkeit des Eingangssignale B (bzw. dem invertierten Signal von B) und
W an.
B
W
t
Q
t
e) Wie bezeichnet man diese Schaltung und wo wird sie eingesetzt?
t

DTTI – Klausur 07.2007 Heu/Trau
Name: Matr.-Nr.: Blatt 11
------------------------------------------------ -------------------------
Aufg. 6
(25 Punkte)
a) Was sind die elektrischen Eigenschaften eines Kondensators und wie
beschreibt man diese bzgl. Größe, Formelzeichen und Einheit?
b) Wie wird den Strom I, der durch einen Widerstand fließt, aus der elektrischen
Leistung P, die am Widerstand abfällt, und einem elektrischen
Widerstandwert R berechnet?
c) Geben Sie bitte mit Zuordnung die 1. und die 2. Kirchhoffsche Regel an.
d) Handelt es sich beim CMOS-Transmissiongate um ein Logik-Gatter, einen
Serienschalter oder um ein gegen Masse geschalteten Schalter?
e) Lässt sich ein JK-FF aus 2 Transmissiongates, 2 getakteten D-FFs oder 2
getakteten RS-FFs zusammensetzen?
f) Wieviel Transistoren und Kondensatoren gibt es in einer DRAM-
Speicherzelle?
g) Wie heißen die drei Busssysteme innerhalb eines Mikrocomputers?
h) Womit können die elektrischen Informationen auf einem EPROM gelöst
werden?
i) Wofür stehen innerhalb von CMOS-Speichern die beiden Abkürzungen BL
und WL?
j) Verwenden modernen (USB-) Speichersticks DRAMs, RAMs, EPROMS,
EEPROMs oder FEPROMs?
k) Woraus bildet sich der Zylinder bei einer Festplatte?
l) Ist die Land/Pit-Anordnung einer DVD spiral- oder rundförmig?
m) Skizzieren Sie den Prinzipaufbau eines Mikroprozessors?