Instruktionssatzarchitektur - Computer and Communication Systems

Computer and Communication Systems 

(Lehrstuhl für Technische Informatik) 

Instruktionssatzarchitektur (ISA) 

Klassifikation, Operationen und Operanden, 

Registersatz, Instruktionswort, Adressierung, 

Sprungbefehle, Unterprogramme, Arithmetik, 

Entwurf einer ISA, Übersetzung eines Programms 

[TI] Winter 2013/2014 Instruktionssatzarchitektur 1

Lernziele 

Unterschiede verschiedener Klassen von ISAs 

Kennenlernen einer ISA am Beispiel MIPS 

Befehlssatz 

Adressierungsarten 

Instruktionsformate 

Kompromisse beim Entwurf einer ISA 

Erstellen kleiner Programme in MIPS-Assembler, u. a. mit 

Direktiven und Pseudobefehlen 

bedingten Verzweigungen 

Aufruf von Unterprogrammen 

Verständnis der Arbeitsweise von Assembler, Linker und 

Lader 


KLASSIFIKATION VON ISAS 


Ein Rückblick: von Neumann‘s Universalrechner 

Speicherwerk Daten Rechenwerk E/A-Werk 

zur Peripherie 

Adresse 

Adresse 

Akkumulator 

ACU 

Daten 

Befehle 

Status 

Steuersignale 

IR PC SR 

Leitwerk 

Instruktionsregister 

Befehlszähler 

Statusregister 


Von Neumann Architektur 

Programme bestehen aus einer 

Folge von Befehlen 

Grundsätzlich eine Beschreibung 

eines sequentiellen Auftrags 

Befehle sind in der angegebenen Reihenfolge auszuführen 

Ausnahme: Sprünge und Unterbrechungen 

Zu jedem Zeitpunkt führt der Prozessor nur jeweils einen 

Befehl aus 

In jedem Befehl kann (höchstens) ein Datenwert bearbeitet 

werden 

Operanden und Ergebnis werden durch Speicheradressen bzw. 

Register repräsentiert 


Befehlssatz-Architektur (ISA) 

Schnittstelle zum Programmierer bzw. Compiler 

„Black box“-Sicht: interne Realisierung interessiert nicht 

Abstraktionsprinzip 

Prozessoren mit der selben ISA sind binärkompatibel 

ISA aus Sicht des Programmierers 

Datenformate und Datentypen 

Adressierung: Spezifikation der Operanden 

Anzahl der (expliziten) Operanden 

Speicherort (Hauptspeicher, Register) 

Adressierungsarten (Spezifikation der Speicheradressen) 

Befehle (Operationen auf Daten, Ablaufsteuerung) und 

Befehlsformate 

Ausführungsmodi, privilegierte Funktionen, Unterbrechungen, … 


Klassifikation von ISAs (1) 

Instruktionssatz-Architekturen werden heute in 

Abhängigkeit von den Quellen der Operanden bei einer 

Operation in folgende vier Klassen eingeteilt. 

Stack 

Akkumulator 

Register/Speicher 

Register/Register 

Früher gab es noch die Klasse der Speicher/Speicher ISAs, 

bei der beide Operanden aus dem Speicher eingelesen 

wurden. 

Typisches Beispiel war die VAX-Architektur. 



Bei einer Stack-basierten ISA werden die 

beiden Elemente auf den obersten Stack- 

Positionen verknüpft. 

Die beiden Operanden werden über push Befehle 

auf den Stack geschrieben. 

Bei Ausführung einer zweistelligen Operation op 

werden die Operanden vom Stack entfernt, 

verknüpft und das Ergebnis wieder auf den Stack 

geschrieben. 

Das Ergebnis kann über einen pop Befehl dem 

Stack entnommen werden. 

Beispiele: Borroughs B5000 (1963), x86 

Gleitkommaeinheit, Sun picoJava Prozessor, 

Java VM 



Bei der Akkumulator-basierten ISA wird ein 

Wert aus dem Speicher mit dem 

Akkumulator (Akku) verknüpft. 

Mit dem Befehl load kann ein Wert aus dem 

Speicher in den Akku geladen werden. 

Der Befehl op verknüpft Inhalt von Akku und 

Speicherinhalt; Ergebnis stets wieder im Akku. 

Mit dem Befehl store kann Inhalt des Akku in den 

Speicher geschrieben werden. 

Beispiele: erste Mikroprozessoren, einfache 

Mikrocontroller, z.B. MOS 6502/6510 

(Commodore 64) 



Bei der Register/Speicher-basierten 

Architektur steht statt eines einzelnen 

Akkumulators ein Satz aus mehreren 

Registern zur Verfügung. 

Vorteile gegenüber Akku-Variante: 

Speicherung von Zwischenergebnissen in 

Registern ist möglich. 

Erspart Speicherzugriffe! 

Beispiele: Intel x86, Motorola 680x0 



Bei der Register/Register-basierten ISA 

können nur Operanden aus den Registern 

verknüpft werden. 

Laden und Speichern von Daten erfolgt stets 

in separaten Befehlen. 

Diese Klasse wird daher auch als load/store- 

Architektur bezeichnet. 

Beispiele: MIPS, SPARC, DEC Alpha 



Maschinen mit Register/Speicher- oder Register/Register- 

ISAs werden auch GPR Maschinen bezeichnet. 

GPR = General Purpose Register 

Diese werden nach 

Anzahl m der Operanden aus Speicher je Operation 

Anzahl n der Operanden je Operation (z.B. ist n = 2, wenn der 

Zieloperand stets einem der beiden Quelloperanden entspricht) 

auch als (m,n) ISA klassifiziert. 

Beispiele 

Ein Register/Register-ISA gehört stets zur Klasse (0,n), wobei der 

Wert n typischerweise 3 ist. 

Ein Register/Speicher-ISA mit 2 Operanden, von denen 1 aus dem 

Speicher gelesen wird, gehört zur Klasse (1,2). 



In dieser Veranstaltung wird überwiegend die MIPS ISA 

eingesetzt: 

1981 von J. Hennessy an der Stanford University (Kalifornien) 

entwickelt, Grundlage für ersten RISC-Prozessor. 

1984 wurde die Fa. MIPS Computer Systems, Inc. gegründet. 

1992 wurden MIPS CPUs in SGI Workstations eingesetzt. 

1999 wurden MIPS-32 und MIPS-64 ISAs eingeführt (32- und 64- 

Bit Architekturen). 

Heute überwiegend im Bereich eingebetteter Systeme eingesetzt 

(z.B. Router, Navigationsgeräte, DTV, DVD recorder, ...). 

Architektur erhielt viele Auszeichnungen, z.B. "Best high 

performance embedded processor" (Microprocessor Report, 

2002). 

Es wird hier nur die 32-Bit MIPS ISA betrachtet (MIPS-32). 

32-Bit Datenworte und 32-Bit Adressraum, d.h. 2 32 

Speicheradressen. 


OPERATIONEN UND OPERANDEN 


Operationen und Operanden (1) 

In der Assemblersprache der MIPS ISA werden 

arithmetische und logische Operationen op in der Form 

op dest,src1,src2 

beschrieben, wobei 

op eine symbolische Bezeichnung der Operation ist, z.B. add oder 

sub, 

src1 und src2 Platzhalter für die Operanden der Operation sind, 

dest ein Platzhalter für das Ergebnis der Operation ist. 

In einem Assemblerprogramm steht in jeder Zeile eine 

derartige Maschineninstruktion, z.B. 

add sum,a,b 

sub diff,sum,c 

# sum = a + b 

# diff = sum – c 

Hinter jeder Maschineninstruktion kann ein Kommentar 

stehen, der mit einem Symbol # eingeleitet wird. 



Die Operanden src1 und src2 einer Operation können in 

der MIPS Hardware nur den Registern eines 

Registersatzes entnommen werden, ebenso wird das 

Ergebnis dest wieder in ein Register geschrieben. 

MIPS ISA gehört zur Register/Register ISA-Klasse (0,3). 

Ein Register hat in der hier betrachteten MIPS-Architektur 

eine Breite von 32 Bit. 

Die MIPS ISA verfügt über insgesamt 32 Register. 

In der MIPS Assemblersprache stehen für allgemeine 

Zwecke die Register $s0,...,$s7 und $t0,... ,$t7 

zur Verfügung: 

$s0, $s1,... zur Speicherung von Variablen 

$t0, $t1,... zur Speicherung temporärer Werte 



Wie kommen die Daten vom Speicher ins Register? 

Für den Zugriff auf ein Datum im Speicher muss die 

Speicheradresse angegeben werden. 

Speicher wird betrachtet als ein großes eindimensionales Feld 

aus Bytes, das mit 0 beginnend adressiert wird: 

Mit der MIPS Instruktion 

lw dest, addr 

kann ein 32-Bit Wort von der Speicheradresse addr in ein 

Register dest geladen werden (lw bedeutet load word). 



32-Bit Worte können nur auf Byte-Adressen liegen, die 

ohne Rest durch 4 teilbar sind! 

Die vollständige Adressierung beim Ladebefehl lautet: 

lw reg1, disp(reg2) 

hierin bezeichnen 

reg1 ein beliebiges der 32 MIPS-Register als Zielregister für den 

Datentransfer, z.B. $s0 bis $s7 oder $t0 bis $t7, 

reg2 ein beliebiges der 32 MIPS-Register, das eine 32-Bit 

Speicheradresse enthält (indirekte Adressierung), 

disp ein Offset, der vor der Speicheradressierung zum Inhalt von 

reg2 hinzuaddiert wird (Displacement). 

Die resultierende 32-Adresse ist somit: (reg2) + disp 

Diese Art der Speicheradressierung wird auch als Register indirect 

+ Displacement bezeichnet. 



Für das Speichern von Daten gibt es die MIPS Instruktion 

sw reg1, disp(reg2) 

Die Operanden dieses Befehls (sw = store word) entsprechen 

denen des Ladebefehls lw, nur ist reg1 hier das Quellregister. 

Beispiel: 

Es soll in MIPS Assembler die Anweisung 

A[12] = c + A[8]; 

einer Hochsprache realisiert werden. Es sei angenommen, dass 

die Speicheradresse von A[0] im Register $s1, die Konstante c 

bereits im Register $s0 steht. Eine mögliche Lösung ist: 

lw $t0, 32($s1) 

add $t1, $t0, $s0 

sw $t1, 48($s1) 



In einer MIPS Instruktion können Konstanten auch direkt 

angegeben werden. 

Einfacher und schneller, als die Konstanten aus dem Speicher 

zunächst in ein Register zu laden. 

Hierzu direkt gibt es für einige arithmetische/logische 

Operationen zusätzliche Instruktionen, deren 

symbolischer Name auf i endet. 

(i steht für immediate operand), z.B. für die Addition: 

addi reg2, reg1, const 

Hierin bezeichnen: 

reg2 das Zielregister 

reg1 das Register mit dem ersten Operand 

const eine beliebige ganze pos. oder neg. Konstante 

Beispiel: addi $t1, $t0, 100 



Außer den arithmetischen Operationen add und sub gibt 

es in der MIPS ISA auch folgende logische Operationen, 

die eine bitweise logische Operation ausführen: 

Name Beispiel entsprechende Notation in 

C 

and and $s0,$s1,$s2 $s0 = $s1 & $s2 

and immediate andi $s0,$s1,10 $s0 = $s1 & 10 

or or $s0,$s1,$s2 $s0 = $s1 | $s2 

or immediate ori $s0,$s1,100 $s0 = $s1 | 100 

nor nor $s0,$s1,$s2 $s0 = ~($s1 | $s2) 



Zu den logischen Operationen gehören auch die 

Schiebebefehle zum Schieben eines Operanden nach links 

oder rechts um eine bestimmte Anzahl von Bitpositionen: 

Name Beispiel Entsprechende Notation in 

C 

Shift Left sll $s0,$s1,4 $s0 = $s1 > 10 

Anmerkung: 

Die Schiebedistanz ist hier stets eine Konstante! 


REGISTERSATZ 


Registersatz (1) 

Zum Datenpfad eines Prozessors gehören: 

ALU: Rechenwerk für arithmetische und logische Operationen 

(Arithmetic Logic Unit) 

Registersatz 

Verbindungen, Multiplexer und Demultiplexer zur Verbindung von 

Registersatz und ALU 

Der Registersatz einer CPU besteht aus: 

Universalregister 

Für Integerzahlen oder Adressen, Wortbreite entspricht der 

Wortbreite der Architektur, z.B. 32 oder 64 Bit 

Gleitkommaregister 

Mit erhöhter Wortbreite von mindestens 64 Bit zur Speicherung von 

Gleitkommazahlen 

Kontrollregister 

Z.B. zur Behandlung von Unterbrechungen und Ausnahmen 



MIPS ISA hat 32 Universalregister, die wichtigsten sind: 



Das Register $gp (global pointer) dient in der MIPS ISA als 

Zeiger auf statische Daten, die im .data Segment 

deklariert wurden. 

Typische Speicheraufteilung der MIPS ISA: 

Zeiger $gp wird mit dem 

Wert 10008000h initialisiert. 

Mit positiven u. negativen 

Offsets kann auf den 

Speicherbereich von 

10000000h bis 1000FFFFh 

zugegriffen werden. 



Das Register $fp (frame pointer) wird oft als Zeiger auf 

den Rahmen (frame) einer Prozedur im Stack verwendet. 

Als Rahmen bezeichnet man den Platz im Stack, in dem beim 

Prozeduraufruf gerettete Register, Rücksprungadressen und 

lokale Variablen der Prozedur gespeichert werden. 

Zeiger $fp zeigt auf definierte Position 

im Rahmen, z.B. das erste Wort. 

Zeiger $fp dient der einfachen 

Adressierung der geretteten 

Registerinhalte. 

Zeiger $sp ist hierzu ungeeignet, da er bei 

lokalen Prozedurvariablen auf den zuletzt 

belegten Stackplatz zeigt. 

Beispiel: lw $ra, 0($fp) 



Bei Verwendung des $fp Registers werden in der 

aufgerufenen Prozedur zu Beginn z.B. folgende Schritte 

durchgeführt: 

1. Reserviere den für den Rahmen benötigten Speicher auf dem 

Stack (durch Subtraktion des Bytebedarfs b vom Register $sp). 

2. Sichere $ra und folgende Register, sofern sie in der Prozedur 

geändert werden: $s0 bis $s7, und $fp. 

3. Setze $fp auf den ersten Rahmeneintrag durch Berechnung von 

$sp+b–4. 

Vor dem Verlassen müssen am Ende der Prozedur 

folgende Schritte durchgeführt werden: 

1. Restauriere die geretteten Register. 

2. Freigeben des Stacks durch Addition von b zu $sp. 

3. Rücksprung zur Adresse in $ra. 


MIPS INSTRUKTIONSWORT 


MIPS Instruktionswort (1) 

MIPS Operationen werden in einem 32-Bit 

Instruktionswort kodiert (R-Format): 

Das R-Format Instruktionswort enthält 6 versch. Felder: 

Im Feld op wird die Basisoperation kodiert. 

Das Feld rs bezeichnet den ersten Quelloperanden (s = source). 

Das Feld rt den zweiten Quelloperanden. 

Das Feld rd das Zielregister (d = destination). 

Im Feld shamt wird für Schiebebefehle die Schiebedistanz (shift 

amount) angegeben. 

Das Feld funct dient zur Auswahl einer bestimmten Variante einer 

Operation. 



Für Lade-/Speicherbefehle und Befehle mit Immediate 

Operand wird das I-Format Instruktionswort verwendet: 


Das Feld op den Befehl 

Das Feld rs den Quelloperanden (s = source) 

Das Feld rt das Zielregister (!) 

Das Feld constant/address entweder einen konstanten 

(Immediate) Operanden oder ein Displacement 

Zu beachten ist, dass für das Feld const nur 16 Bit zur 

Verfügung stehen, d.h. Konstanten sind z.B. nur im 

Bereich von –32768 bis 32767 möglich! 



Für Sprungbefehle (siehe Abschnitt Sprungbefehle) 

existiert zusätzlich das J-Format: 


Das Feld op den Befehl, 

Das Feld address eine 26-bit Adresse 

Zu beachten ist, dass im Feld address keine vollständige 

32-Bit Adresse gespeichert werden kann. 

Die effektive Adresse ergibt sich z.B. bei MIPS Sprungbefehlen aus 

einer Konkatenation von den 4 führenden Bits des Befehlszählers, 

den 26 Bit aus dem Instruktionswort sowie zwei Null-Bits (Sprung 

nur zu Befehl auf Langwort-Adresse). 



Es ergeben sich z.B. folgende Befehlskodierungen: 


ARTEN DER 

SPEICHERADRESSIERUNG 


Arten der Speicheradressierung (1) 

In MIPS Assembler sind folgende Adressierungsarten möglich: 

1. Unmittelbare Adressierung (Immediate addressing): Operand 

ist eine Konstante, die direkt im Instruktionswort kodiert ist. 

2. Registeradressierung (Register addressing): Operand steht im 

Register. 

3. Indirekte Adressierung mit Displacement (Base addressing): 

Operand steht im Speicher auf der Adresse, die sich aus der 

Addition eines Register-Inhalts und des Displacements ergibt. 

4. Befehlszählerrelative Adressierung (PC-relative addressing): 

Adresse ergibt sich durch Addition eines Offsets zum Stand 

des Befehlszählers. 

5. Pseudodirekte Adressierung (Pseudodirect addressing): 

Adresse bei Sprungbefehlen ergibt sich durch Konkatenation 

der oberen 4 Bit des Befehlszählers, eines 26 Bit Felds der 

Instruktion, und 2 Null-Bits. 


Arten der Speicheradressierung (2) 


SPRUNGBEFEHLE 


Sprungbefehle (1) 

Ähnlich der if-Anweisung einer Hochsprache können in 

Assembler auch bedingte Verzweigungen realisiert 

werden. 

Hierzu gibt es in MIPS Assembler die Maschinenbefehle 

beq reg1, reg2, label 

bne reg1, reg2, label 

Mit folgender Bedeutung: 

Ist bei beq (branch if equal) der Inhalt von reg1 gleich dem Inhalt 

von reg2, so wird zur Sprungmarke label verzweigt. 

Ist bei bne (branch if not equal) der Inhalt von reg1 ungleich dem 

Inhalt von reg2, so wird zur Sprungmarke label verzweigt. 

Ist die Bedingung nicht erfüllt, so wird nicht verzweigt und die 

Abarbeitung des Programms mit der folgenden Instruktion 

fortgesetzt. 



Ebenso gibt es in der MIPS ISA eine unbedingte 

Verzweigung zu einer Sprungmarke: 

j label 

Beispiel: Das Hochsprachenprogrammfragment 

if (b == c) a = b + c; 

else a = b – c; 

kann in MIPS Assembler wie folgt realisiert werden 

(b in $s1, c in $s2): 

bne $s1,$s2,Else 

add $s0,$s1,$s2 

j Cont 

Else: sub $s0,$s1,$s2 

Cont: ... 

# Sprung, wenn b ≠ c 

# unbedingter Sprung 



Bedingte Verzweigungen können auch zur Realisierung 

von Schleifen eingesetzt werden. 

Beispiel: Das Hochsprachenprogrammfragment 

while (a[i] == 0) i += 1; 

kann in MIPS Assembler wie folgt realisiert werden 

(i in $s3, Adresse von a in $s1): 

Loop: sll $t0,$s3,2 # berechne 4 * i in $t0 

add $t1,$s1,$t0 # Adr. von a[i] in $t1 

lw $s2,0($t1) # lade a[i] in $s2 

bne $s2,$zero,Cont # Sprung bei a[i] ≠ 0 

addi $s3,$s3,1 # i = i + 1 

j Loop 

# unbedingter Sprung 

Cont: ... 



Zur Realisierung einer Schleife ist es oft auch sinnvoll, zu 

überprüfen, ob ein Registerinhalt kleiner oder größer als 

der Inhalt eines anderen Registers ist. 

Hierzu gibt es in MIPS Instruktionssatz die Befehle 

slt reg1, reg2, reg3 

slti reg1, reg2, const 

Bei der Ausführung 

wird überprüft ob der Inhalt von reg2 kleiner als der Inhalt von 

reg3 ist (slt = set on less than), 

bzw. ob der Inhalt von reg2 kleiner ist als die Konstante const 

(slti = set on less than immediate), 

wird reg1 auf 1 gesetzt, wenn Bedingung erfüllt ist, ansonsten 

auf 0, 

erfolgt ein Sprung erst durch eine folgende beq oder bne 

Instruktion. 


UNTERPROGRAMME 


Unterprogramme (1) 

Folgende Schritte sind bei Aufruf einer Prozedur bzw. 

einer Funktion erforderlich: 

Die Parameter werden an einer vereinbarten Stelle (Speicher oder 

Register) abgelegt. 

Ablaufsteuerung wird an die Prozedur übergeben. 

In der Prozedur muss Speicher für lokale Variablen bereitgestellt 

werden. 

Prozedur wird bis zum Ende ausgeführt. 

Ergebnis wird an einer Stelle abgelegt, auf die das aufrufende 

Programm zugreifen kann. 

Ablaufsteuerung muss an das aufrufende Programm an die Stelle 

unmittelbar hinter dem Aufruf zurückgegeben werden. 



In MIPS Assembler werden Register für die 

Parameterübergabe verwendet. 

$a0 bis $a3 sind vier Argumentregister zur Übergabe von 

Parametern an die Prozedur bzw. Funktion. 

$v0 bis $v1 sind Register für Rückgabewerte. 

$ra ist ein Register für die Rücksprungadresse (return address). 

Zusätzlich bietet der MIPS Assembler den Befehl 

jal proc 

der den Aufruf einer Prozedur proc realisiert: 

Es wird zur Startadresse der Prozedur gesprungen. 

Die Rücksprungadresse (Stand des aktuellen Befehlszählers +4) 

wird im Register $ra gespeichert. 

jal steht für jump and link, d.h. es wird ein Sprung ausgeführt 

und ein Verweis an die Stelle des Aufrufs gespeichert. 



Der Rücksprung aus einem Unterprogramm erfolgt mit 

der Instruktion 

jr $ra 

wobei zu der Adresse im Register $ra gesprungen wird. 

jr bedeutet jump register und bewirkt einen unbedingten Sprung 

zu der im Register gespeicherten Adresse. 

Beispiel: Berechnung von | x 2 – x 1 | (x2 in $s2, x1 in $s1) 

or $a0,$zero,$s2 # x2 nach a0 

or $a1,$zero,$s1 # x1 nach a1 

jal absdiff 

... 

absdiff: sub $v0,$a0,$a1 # berechnet diff = x2–x1 

slti $t0,$v0,0 # ist diff < 0? 

beq $t0,$zero,ret # Sprung falls positiv 

sub $v0,$zero,$v0 # berechnet –diff 

ret: jr $ra 



Benötigt das Unterprogramm weitere Register, so müssen 

die Inhalte von Registern, die im aufrufenden Programm 

genutzt werden, ggf. gerettet werden. 

Hierzu werden die Inhalte der entsprechenden Register zu 

Beginn der Prozedur auf den Stack (auch als Keller 

bezeichnet) gesichert. 

Der Stack ist ein LIFO Puffer (Last In First Out) im 

Arbeitsspeicher eines Programms. 

in dem ein Stackzeiger (SP, Stack Pointer) auf den obersten 

belegten Eintrag zeigt, 

der von oben nach unten wächst, d.h. von höherwertigen zu 

niedrig-wertigen Adressen. 

In MIPS Assembler ist $sp für den Stackzeiger vorgesehen. 



Beispiel: 

gegebenes C-Programmfragment: 

int calc(int a, int b, int c, int d) { 

int res; 

res = (a – b) + (c – d); 

return res; 

} 

resultierendes Assembler-Programmfragment: 

calc: addi $sp,$sp,–8 # Speicher reservieren 

sw $t0,4($sp) # rette Inhalt von 

sw $t1,0($sp) # Registern t0,t1 

sub $t0,$a0,$a1 # Rechnung mit 

sub $t1,$a2,$a3 # zwei Hilfsregistern 

add $v0,$t0,$t1 

lw $t0,4($sp) # Inhalt von t0,t1 

lw $t1,0($sp) # wiederherstellen 

addi $sp,$sp, 8 # Speicher freigeben 

jr $ra 



In nicht geschachtelten Prozeduren kann in MIPS 

Assembler i.a. auf das Retten der Register verzichtet 

werden, da folgende Konvention gilt: 

Register $s0 bis $s7 beinhalten Variablen, die in der Prozedur 

vor Benutzung gerettet werden müssen. 

Register $t0 bis $t9 beinhalten temporäre Werte, die bei einem 

Prozeduraufruf überschrieben werden dürfen und somit nicht 

gerettet werden müssen. 

Im Falle geschachtelter oder rekursiver Prozeduren ist 

jedoch ein Retten der Register unvermeidlich: 

Zumindest die Rücksprungadresse muss auf dem Stack gerettet 

werden, zumeist auch die Inhalte weiterer Register. 



Beispiel: 

rekursives C-Programmfragment zur Berechnung von n! : 

int fact(int n) { 

if (n

ARITHMETIK IN MIPS 


Addition und Subtraktion bei MIPS (1) 

In der MIPS ISA wird zwischen zwei Arten der Addition 

und Subtraktion unterschieden: 

Bei der einfachen Addition (Befehle add, addi, sub) wird eine 

Ausnahme generiert, wenn ein Überlauf bei der Addition oder 

Subtraktion von Zweierkomplementzahlen eintritt. 

Ausnahmen werden erst später in der Vorlesung behandelt! 

Bei der vorzeichenlosen Addition (neue Befehle addu, addiu, 

und subu) werden Zahlen als vorzeichenlos angenommen und ein 

Überlauf ignoriert. 

Diese Befehle sollten auch für alle vorzeichenbehaftete Additionen 

und Subtraktionen verwendet werden, wenn wie in der 

Programmiersprache C Überläufe ignoriert werden sollen. 


Addition und Subtraktion bei MIPS (2) 

Soll per Software abgefragt werden, ob bei der Addition 

zweier vorzeichenbehafteter Zahlen ein Überlauf 

aufgetreten ist, so ist dies mit folgender MIPS 

Befehlssequenz möglich (Zahlen in $t1 und $t2): 

addu $t0, $t1, $t2 

xor $t3, $t1, $t2 

slt $t3, $t3, $zero 

bne $t3, $zero, no_overflow 

xor $t3, $t0, $t1 

slt $t3, $t3, $zero 

bne $t3, $zero, overflow 

# Summe ohne Überlauftest 

# Vorzeichen unterschiedlich? 

# Sprung, wenn Vorzeichen 

# unterschiedlich 

# stimmt Vorzeichen 

# der Summe? 

# Sprung bei falschem 

# Vorzeichen 

Entsprechende Befehlssequenzen gibt es auch zur 

Erkennung eines Überlaufs bei einer Subtraktion oder bei 

einer Addition vorzeichenloser Zahlen. 


Multiplikation in MIPS ISA (1) 

In der MIPS ISA werden zwei 32-Bit Zahlen aus zwei 

Registern multipliziert: 

mult reg1,reg2 

multu reg1,reg2 

# vorzeichenbehaftete 

# Multiplikation 

# vorzeichenlose 


# (multiply unsigned) 

Ergebnis hat eine Wortbreite von 64 Bit und befindet sich 

in den Spezialregistern Hi und Lo, die jeweils 32 Bit breit 

sind. 


Multiplikation in MIPS ISA (2) 

Weiterverarbeitung des Produktes erfolgt durch 

mfhi reg4 

mflo reg3 

# Laden der höheren 32 Bit des 

# Produktes 

# Laden der niedrigen 32 Bit des 

# Produkts 

Der Assembler realisiert zusätzlich den Pseudobefehl 

mul reg3,reg1,reg2 # vorzeichenbehaftete 


Ohne Überprüfung, ob das Ergebnis in 32 Bit dargestellt werden 

kann! 


Division in MIPS ISA 

In der MIPS ISA werden zwei 32-Bit Zahlen aus zwei 

Registern dividiert: 

div reg1,reg2 

divu reg1,reg2 

# vorzeichenbehaftete 

# Division 

# vorzeichenlose Division 

# (divide unsigned) 

Quotient befindet sich nach Ausführung der Division im 

Spezialregister Lo, der Rest im Spezialregister Hi. 

Weiterverarbeitung erfolgt wie bei der Multiplikation mit 

den Befehlen mfhi und mflo. 

Der Assembler realisiert zusätzlich den Pseudobefehl 

div reg3,reg1,reg2 # Quotient nach reg3 


Gleitkommazahlen in MIPS ISA (1) 

MIPS ISA unterstützt Gleitkommaformate für einfache und 

doppelte Genauigkeit. 

Arithmetische Operationen für einfache Genauigkeit erhalten den 

Suffix .s (single precision), arithmetische Operationen für 

doppelte Genauigkeit den Suffix .d (double precision). 

Ansonsten werden die gleichen Befehle wie für Operationen auf 

ganzzahligen Daten verwendet: add, sub, mul, div 

32 zusätzliche Register für Gleitkommazahlen: $f0 bis $f31 

Bei einigen MIPS CPUs haben diese nur eine Breite von 32 Bit, für 

Gleitkomma-zahlen doppelter Genauigkeit werden zwei Register 

konkateniert, daher sind dort nur $f0, $f2, $f4, ... zulässig. 

Beispiele: add.s $f2,$f3,$f4 

mul.s $f5,$f2,$f3 

sub.d $f6,$f8,$f12 

div.d $f6,$f6,$f14 



Die Gleitkomma-Arithmetik war in der MIPS Architektur 

ursprünglich im separaten Koprozessor 1 implementiert. 

In den aktuellen CPU-Version ist der Koprozessor natürlich auf 

dem Chip integriert. 

Zugriff auf Gleitkommazahlen im MIPS Programm. 

Die zusätzlichen Assembler-Direktiven .float und .double 

ermöglichen das Ablegen von Gleitkommawerten im Speicher. 

Laden und Speichern von 32-Bit Gleitkommazahlen: 

lwc1 freg,disp(reg) # load word to coprocessor 1 

swc1 freg,disp(reg) # store word from 

# coprocessor 1 

Für die Adressberechnung beim Speicherzugriff wird trotzdem ein 

Integerregister reg verwendet. 

Der Assembler bietet zusätzlich die Pseudo-Instruktionen l.s, 

l.d, s.s und s.d an. 



Bedingte Verzweigungen sind in der MIPS FPU mächtiger 

als in der Integer-ALU. 

Es gibt verschiedene Vergleichsoperationen x: equal (eq), not 

equal (neq), less than (lt), greater than (gt), less than or equal 

(le), greater than or equal (ge) 

Zum Vergleich gibt es dann Instruktionen: 

c.x.s freg1,freg2 

c.x.d freg1,freg2 

# für einfache Genauigkeit 

# für doppelte Genauigkeit 

Diese Befehle setzen ein internes Bedingungsflag c, wenn die 

Bedingung erfüllt ist. 

Für die bedingten Sprünge gibt es dann die Befehle: 

bc1t label # Sprung, wenn Bedingung erfüllt ist 

# (true) 

bc1f label # Sprung, wenn Bedingung nicht erfüllt 

# ist (false) 



MIPS Beispielprogramm für Gleitkommazahlen: 

Umrechnung Fahrenheit in Celsius 

float f2c (float fahr) { 

return ((5.0/9.0) * (fahr – 32.0)); 

} 

Per Konvention wird Gleitkommaargument in $f12 (ggf. + 

$f13), Rückgabewert in $f0 (ggf. + $f1) abgelegt. 

f2c: lwc1 $f16,const5($gp) # Konstante 5.0 

lwc1 $f18,const9($gp) # Konstante 9.0 

div.s $f16,$f16,$f18 

lwc1 $f18,const32($gp) # Konstante 32.0 

sub.s $f18,$f12,$f18 

# fahr aus f12 

mul.s $f0,$f16,$f18 

jr $ra 


ENTWURF EINER ISA 


Entwurf einer ISA (1) 

Kodierung der Instruktionen im Instruktionswort stellt 

beim Entwurf einer ISA stets einen Kompromiss dar: 

Ziel ist einheitliches kompaktes Instruktionswort (z.B. 32-Bit). 

Für Zwischenergebnissen möchte man viele Register. 

log 2 k Bits im Instruktionsw. zur Adressierung von k Registern nötig. 

Instruktionen mit 3 Operanden (2 Quellen, 1 Ziel) bieten höchste 

Flexibilität, erfordern aber drei k-Bit Felder im Instruktionswort. 

Man möchte Direktoperanden mit der Prozessor-Wortbreite (z.B. 

32-Bit). 

Nicht möglich! 

Zur Kodierung der Offsets bei Sprungbefehlen steht nur eine 

beschränkte Anzahl von Bits zur Verfügung. 

Absolute Sprungadressen können oft nicht in einem kurzen 

Befehlswort kodiert werden. 

Tricks nötig! 



Evolution der Prozessorarchitekturen 

CISC (Complex Instruction Set Computer) 

Vorteil 

Semantische Lücke überbrückbar: durch Mikroprogramm einen 

Hochsprachenbefehl implementieren 

Nachteile 

neue Prozessoren Erweiterung der Befehlssätze, aber Zwang zur 

Abwärtskompatibilität 

Compiler-Bauer verwendeten nur kleine Teilmenge des Befehlssatzes 



RISC (Reduced Instruction Set Computer) 

Elementare, kleine Maschinenbefehlssätze 

Operanden- und Befehlsholphasen in einem Grundtakt ausführbar 

Adressrechnungen werden durch explizite Befehle ausgeführt 

Keine komplizierten Adressierungsarten 

Load-Store-Architektur 

Alle Operanden liegen in Registern vor 

Beispiel: Intel Pentium basiert auf CISC-Architektur, seit Pentium Pro wird der komplexe 

Intel-Maschinenbefehlssatz intern in eine Folge einfacher RISC-Befehle zerlegt 

Typische „General Purpose“-Prozessoren nutzen heute 

Caches nächstes Kapitel 

Pipelining 

Superskalare Befehlsabarbeitung 

Out-of-order execution 


Beispiel CISC - Intel x86 ISA (1) 

Kurze Geschichte der Intel x86 ISA (auch IA-32) 

1978: Intel 8086 erscheint als 16-Bit Architektur. 

1980: Intel 8087 FPU wird hinzugefügt. 

1982: Im Intel 80286 wird der Adressraum auf 24 Bit erhöht; 

neue Instruktionen werden hinzugefügt. 

1985: Intel 80386 ist eine 32-Bit CPU mit neuen 

Adressierungsarten. 

1989-1995: Intel 80486, Pentium, Pentium Pro bieten nur wenige 

neue Instruktionen (überwiegend für höhere Leistung) 

1997: 57 neue MMX Instruktionen im Pentium II. 

1999: Pentium III bietet SSE mit 70 weiteren Instruktionen. 

2001: Pentium 4 bietet SSE2 mit 144 neuen Instruktionen. 

2003: AMD erweitert mit AMD64 die Architektur auf 64 Bit. 

2004: Intel übernimmt AMD64 (und nennt es EM64T). 



Intel x86 Registersatz: 

General Purpose Register 

Base Pointer 

Index Register 

Segment 

Register 

GPR können als 8-Bit, 16-Bit oder 

32-Bit Register genutzt werden. 

Zusätzliche acht 80-Bit float Register implementiert als Stack. 



Intel x86 ISA bietet sieben Adressierungsarten: 

absolute 

register indirect 

based 

wie register indirect, aber benutzt base register bx oder bp 

based indexed 

Adresse ist base register + index register 

based indexed with displacement 

Adresse ist base register + index register + 8 oder 16 bit 

displacement 

based with scaled indexed 

zusätzlicher Scaling Faktor für index register ist entweder 1, 2, 4 oder 

8 

based with scaled indexed and displacement 



Beispiel Code in C: 

int a[10]; 

int i; 

/* i gets some value */ 

a[i]=12; 

a[i+2]=a[i+1]; 

Gleicher Code im x86 Assembler: 

/* assume that &a is in %edi and i is in %esi */ 

movl $12,(%edi,%esi,4) # Mem[%edi+%esi*4]=12 

movl 4(%edi,%esi,4),%eax # %eax=Mem[4+%edi+%esi*4] 

movl %eax,8(%edi,%esi,4) # Mem[8+%edi+%esi*4]=%eax 



Alle Adressen werden mit Hilfe der Segment Register CS, 

SS, DS oder ES gebildet: 



Länge einer Instruktion variiert zwischen 

1 und 17 Bytes: 

Bis zu 9 Byte für 8086 Instruktionen (in 

schwarz dargestellt) 

Bis zu 17 Byte für 80386 Instruktionen (in 

grau dargestellt) 

Opcodes werden durch Präfixe 

modifiziert. 

Beispiel: 

Default Operandenlänge (8, 16, or 32 bit) 

wird in Kontrollregister gesetzt. 

Kann durch ein 8-bit Präfix überschrieben 

werden. 



Alle arithmetisch/logischen Befehle haben zwei 

Operanden. 

Ein Operand ist gleichzeitig Quelle und Ziel. 

Quellen können entweder 2 Register oder Register + 

Speicherwort sein, Ziel ist entweder Register oder 

Speicheradresse des 2. Operanden. 

Wachstum der x86 ISA: 

Der Instruktionssatz ist nicht orthogonal: z.B. sind nicht 

alle Adressierungsarten für alle Instruktionen möglich. 


ÜBERSETZUNG EINES PROGRAMMS 


Übersetzung eines Programms 

Bei der Übersetzung eines C-Programms werden folgende 

Schritte ausgeführt: 


Assembler (1) 

Assembler übersetzt Programm aus Assemblersprache in 

binäres Maschinenprogramm: 

Erlaubt Verwendung von symbolischen Namen für 

Speicheradressen und Sprungmarken. 

Realisiert eine Vielzahl von Pseudobefehlen zur Erweiterung des 

Instruktionssatzes (siehe Proseminar). 

Beispiel: 

Der Pseudobefehl mov $s0,$t1 des MIPS Assemblers erlaubt einen 

Datentransfer zwischen Registern und kann z.B. durch den MIPS. 

Maschinenbefehl addi $s0,$t1,0 realisiert werden. 

Stellt Direktive zur Steuerung der Assemblierung bereit. 

Erlaubt Arbeiten mit Zahlen in unterschiedlichen Formaten (z.B. 

dezimal, binär, oktal, hexadezimal). 

Unterstützt die Möglichkeit von Betriebssystem-Aufrufen (System 

Calls). 

Erzeugt schließlich eine Objektdatei ... 


Assembler (2) 

Vom Assembler erzeugte Objektdatei besteht aus: 

Header mit Informationen über Größe und Positionen der 

einzelnen Teile der Objektdatei. 

Programmsegment (auch als Textsegment bezeichnet) mit 

binärem Maschinenprogramm. 

Datensegment mit statischen Daten. 

Informationen zur Relokation des Programms (Tabelle mit 

Instruktionen und Daten, die beim Laden von absoluten Adressen 

abhängen). 

Eine Symboltabelle mit Adressen von extern ansprechbaren 

Symbolen und intern nicht auflösbaren symbolischen Referenzen. 

Informationen zum Debugging des Assemblerprogramms. 

Detailliertes Format der Objektdatei ist vom 

Betriebssystem abhängig! 


Assembler (3) 

Auswahl einiger Direktive des MIPS Assemblers: 

.text markiert Beginn des Programmsegments. 

.data markiert Beginn des Datensegments. 

.align n richtet nächstes Datum an 2 n Bytegrenze aus. 

.word w1,w2,...,wn füllt Speicher mit den n 32-Bit Worten 

w1,w2,...,wn. 

.byte b1,b2,...,bn füllt Speicher byteweise mit den 

angegebenen Inhalten b1,b2,...,bn. 

.space num reserviert Speicher für num Bytes (nicht initialisiert). 

.asciiz str stellt den String str in den Speicher (mit 

Terminierung durch Byte Null). 

.globl symb deklariert Sprungmarke oder Adresse symb als 

global. 


Assembler (4) 

Mögliche Systemaufrufe in MIPS Assembler bei Verwendung 

eines Simulators (Auswahl): 

code Bezeichnung Argumente und Wirkung 

1 print_int Gibt Inhalt von $a0 aus (Integer). 

4 print_string Gibt einen String (mit Terminierung durch Byte 

Null) ab Adresse $a0 aus. 

5 read_int Liest in $v0 einen Wert ein. 

8 read_string Liest ab Adresse $a0 einen String aus $a1 

Zeichen ein. 

9 sbrk Reserviert $a0 Byte im Speicher, Startadresse 

wird in $v0 zurückgegeben. 

10 exit Gibt Kontrolle an Betriebssystem zurück. 

Syntax: 

li $v0, code 

lw $a0, addr 

syscall 

# Pseudobefehl "load immediate" 

# ggf. Argument laden 


Assembler (5) 

Aufbau eines MIPS Assemblerprogramms (Beispiel): 

.data 

x: .word 12 

y: .word 14 

z: .word 18 

res: .space 4 

str: .asciiz "Fertig." 

.align 2 

.globl main 

.text 

main: lw $t0, x # Eingabewerte laden 

lw $t1, y 

lw $t2, z 

add $t0, $t0, $t1 

add $t0, $t0, $t2 

sw $t0, res 

li $v0, 4 

# Pseudobefehl "load immediate" 

la $a0, str 

# Pseudobefehl "load address" 

syscall 

# Ausgabe des Strings 

li $v0, 10 

syscall 

# Ende 


Linker 

Eine Objektdatei ist nicht ausführbar, da 

sie noch keine absoluten Adressen enthält, 

sie häufig externe Referenzen enthält (zu Daten und Prozeduren 

in anderen Objektdateien oder Bibliotheken). 

Der Linker fügt mehrere Objektdateien zusammen und 

generiert ein ausführbares Binärprogramm. 

Hierzu führt er folgende Schritte durch: 

Ablegen der Text- und Datensegmente in den Speicher und 

Festlegen der jeweiligen Speicherbereiche. 

Bestimmung globaler, absoluter Adressen für alle Marken unter 

Verwendung der Symboltabellen aller Objektmodule. 

Anpassen aller internen und externen Referenzen in den 

Textsegmenten. 

Erstellen eines ausführbaren Programms im Format einer 

Objektdatei. 


Lader 

Bei der Ausführung eines Programms durch den Lader 

(Loader) werden folgende Schritte ausgeführt: 

Einlesen des Headers, um die Größe des Daten- und 

Textsegmentes zu ermitteln. 

Bereitstellen von Arbeitsspeicher für Daten und Text. 

Laden von Daten und Text in Arbeitsspeicher. 

Schreiben der Aufrufparameter für Hauptprogramm auf Stack. 

Initialisieren einiger Register und des Stackzeigers. 

Aufruf einer Startprozedur, die die Aufrufparameter in 

Argumentregister kopiert und das Hauptprogramm aufruft.

Instruktionssatzarchitektur - Computer and Communication Systems

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?