Gecko3 - CCC Event Weblog

6.4. FPGA Konfiguration
6.4. FPGA Konfiguration
Es gibt mehrere Möglichkeiten den FPGA mit einem Mikrokontroller zu konfigurieren. Wir
wählten dafür den Slave Parallel Mode, da unser FPGA über 16 Datenleitungen mit dem
EZ-USB FX2 verbunden ist. Je nach Literatur wird diese Konfigurationsart auch Select-
MAP Mode genannt und ist im Application Note von Xilinx [NP02] erklärt. Wichtig ist zu
beachten, dass in diesem Modus die Daten Byte-Swapped über die Datenleitungen gesendet
werden müssen. Dieses Problem wurde mit einer Hardwareänderung gelöst und ist im
Unterkapitel 3.1 schon beschrieben.
Der FPGA kann von der Firmware über zwei Wege konfiguriert werden. Entweder man
sendet die Konfiguration direkt vom Host über USB zum FPGA oder der EZ-USB FX2 wird
im stand-alone Betrieb gestartet. In diesem Fall wird er die Firmware über I 2 C in sein RAM
laden. Anschliessend beschreibt die Firmware in der Initialisierungsphase den FPGA mit
dem Inhalt des SPI Flashs. Dieser Konfigurationsvorgang wird im Kapitel 6.5 behandelt.
Dieses Kapitel beschreibt nur die direkte Konfiguration vom Host.
Die Konfigurationssequenz wird mit einem Vendor Request vom Host gestartet. Um welchen
Request es sich dabei handelt, ist im Unterkaptiel 6.8 beschrieben. Manche Pins und
Register werden vom GPIF und der Konfigurationsfunktion verwendet. Per Default ist der
EZ-USB FX2 für die Verwendung des GPIFs initialisiert. Deshalb wird als erstes eine kleine
Funktion aufgerufen, welche den EZ-USB FX2 zum Konfigurieren des FPGAs initialisiert.
Erst jetzt wird die eigentliche Funktion für die Konfiguration aufgerufen.
Zuerst bringt die Firmware den CS B und den RDWR B Pin low. Mit dem anschliessenden
Löschen des Prog B Pins resetet man den FPGA. Nachdem Prog B wieder gesetzt wird, geht
der FPGA in den Configuration Load Modus. Dieser Zustand signalisiert der Spartan 3 mit
dem setzen des INIT B Pins. Nun ist er bereit die Konfigurationsdaten zu empfangen.
Während dieser Phase bleibt die Firmware in dieser Funktion, bis die Anzahl der vom
USB empfangenen Byte der Grösse der FPGA Konfigurationsdatei entspricht. Diese Datei
sendet die Hostsoftware ohne Header und hat somit für den selben FPGA Typ immer die
selbe Länge. Diese Länge muss jedoch im Sourcecode definiert werden. Nun wird festgestellt
ob Daten im EP2 vorhanden sind bzw. der Host neue Daten gesendet hat. Wenn dies zutrifft,
liest die Firmware das Byte Counter Register des EP2 FIFO Buffers ein und aktualisiert den
Zähler, der die empfangenen Byte erfasst. Danach wird das erste Byte im FIFO Buffer an den
Datenbus gelegt. Bei einem Impuls an der CCLK Leitung liest der Spartan 3 das Byte ein.
Um das nächste Byte im FIFO Buffer auf den Datenbus zulegen, muss die Firmware keine
Adresse inkementieren. Dies geschieht mit dem Autopointer bei jedem Zugriff automatisch.
Unsere Firmware arbeitet beim EP2 und EP4 ausschliesslich mit diesem Feature. Die genaue
Funktion des Autopointers ist im Technical Reference Manual [Cyp06] beschrieben.
Diese Sendesequenz wird nun solange wiederholt bis der Inhalt des FIFO Buffers übertragen
ist. Sollte der FPGA den Busy Pin setzten, ist ein weiterer Clock-Impuls nötig und
solange zu wiederholen, bis er wieder bereit ist neue Daten anzunehmen. Der Busy-Check
ist optional, da der FPGA mit einem schnelleren Takt arbeitet als der EZ-USB FX2. Somit
wird es wahrscheinlich nie vorkommen, dass der Mikrokontroller den Spartan 3 überfordert.
Doch um eine zuverlässige Konfiguration zu garantieren haben wir die Abfrage des Busy
Pins dennoch implementiert.
Der Busy-Check wird uns jedoch am Ende der Konfiguration zum Verhängnis. Die letzten
16 Byte der Datei sind Dummy-Information. Deshalb ist der FPGA schon vor dieser Sequenz
fertig konfiguriert und treibt den Busy Pin, in Abhänigkeit der Pinbelegung des VHDL
Project Report 21