Gecko3 - CCC Event Weblog

Weitere Magazine

Empfehlungen

Info

1 1 2 2 3 3 4 4 5 5 6 6 7 7 8 8 F. Schemas PCB Rule Dram_CK PCB Rule Dram_CK PCB Rule Dram_CKE PCB Rule A A Dram_RAS PCB Rule Dram_CAS PCB Rule Dram_WE PCB Rule Dram_CS Dram_LDM Dram_UDM PCB Rule PCB Rule PCB Rule PCB Rule PCB Rule Dram_LDQS Dram_UDQS Dram_BA0 PCB Rule Dram_DQ[0..15] 2.5V Dram_A[0..13] Dram_A[0..13] B B PCB Rule i PCB Rule C7 Vref C1 39pF C2 2.5V 39pF GND C C D D U1 DDR-SDRAM 10uF C6 100nF C5 100nF GND VDDQ VDDQ VDDQ VDDQ VDDQ VDD VDD VDD 3 9 15 55 61 1 18 33 DQ0 DQ1 DQ2 DQ3 DQ4 DQ5 DQ6 DQ7 2 4 5 7 8 34 48 66 6 12 52 58 64 14 19 25 43 50 53 VSS VSS VSS VSSQ VSSQ VSSQ VSSQ VSSQ NC NC NC NC NC NC RAS CAS WE CS CK CK CKE VREF 23 22 21 24 45R1 46 44 49 5 6 7 8 4x27 RA1 1 2 3 4 Place same Vref decoupling near the FPGA Vref pin Rule: Supply Nets [Voltage = 1.250] Dram_BA1 PCB Rule Rule: Supply Nets [Voltage = 2.500] Dram_DQ[0..15] 29 30 31 32 35 36 37 38 39 40 28 41 42 17 26 27 20 47 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10/AP A11 A12 A13 BA0 BA1 LDM UDM 2.5V i PCB Rule 100nF C4 100nF C3 DQ8 DQ9 DQ10 DQ11 DQ12 DQ13 DQ14 DQ15 LDQS UDQS 10 11 13 54 56 57 59 60 62 63 65 16 51 GND i PCB Rule Rule: Supply Nets [Voltage = 0.000] i i 6 Rule: Signal Stimulus [Kind - Periodic Pulse Level - Low Start Time = 0.000 Stop Time = 1.800n Period Time = 3.600n] Overshoot - Falling Edge [Max = 300.0m] Overshoot - Rising Edge [Max = 300.0m] Undershoot - Falling Edge [Max = 300.0m] Undershoot - Rising Edge [Max = 300.0m] Impedance Constraint [Min = 40.00 Max = 70.00 ] Maximum Via Count Constraint [Max Count = 2] Matched Net Lengths [Tolerance = 3.6mm Style - 90 Degrees Amplitude = 5.08mm Gap = 0.508mm ] 4.7K 5 6 7 8 5 6 7 8 5 6 7 8 4x27 RA4 4x27 RA2 4x27 RA3 1 2 3 4 1 2 3 4 1 2 3 4 1 8 2 7 3 6 4 5 1 8 2 7 3 6 4 5 1 8 2 7 3 6 4 5 1 8 2 7 3 6 4 5 1 8 2 7 3 6 4 5 1 2 3 4 Dram_BA1 Dram_BA0 Dram_CS Dram_RAS Dram_CAS Dram_WE Dram_LDM Dram_A13 Dram_LDQS Dram_CKE Dram_A12 Dram_A11 Dram_A9 Dram_DQ12 Dram_DQ13 Dram_DQ14 Dram_DQ15 Dram_DQ8 Dram_DQ9 Dram_DQ10 Dram_DQ11 Dram_UDM Dram_UDQS Dram_CK Dram_CK Dram_DQ0 Dram_DQ1 Dram_DQ2 Dram_DQ3 Dram_DQ4 Dram_DQ5 Dram_DQ6 Dram_DQ7 RA5 4x27 RA6 4x27 RA7 4x27 RA8 4x27 RA9 4x27 5 6 7 8 5 6 7 8 4x27 RA10 4x27 RA11 1 2 3 4 remove these no-ERC after wirering the ram!!! Titel <strong>Gecko3</strong>: DDR SDRAM Blattgrösse: A3 Nummer: Revision: 0.8 Datum: 08.12.2006 Zeit: 15:14:54 Blatt von 18 Datei: C:\Documents and Settings\ zimmc5\svn\dram.SCHDOC Berne School of Applied Science School of Engineering and Information Technology Quellgasse 21 CH-2501 Biel i i i i i i i i i i i i i Dram_A4 Dram_A3 Dram_A10 Dram_A0 Dram_A1 Dram_A2 Dram_A5 Dram_A6 Dram_A7 Dram_A8 Abbildung F.6.: DDR SDRAM 128 Christoph Zimmermann
F.1. Gecko 3, Stand 9. Dezember 2006 1 2 3 4 A A Disables Flash during FPGA configuration 3.3V Flash_OE Flash_OE Flash_A[0..23] Flash_A[0..23] B B Flash_A0 32 Flash_DQ[0..15] A0 Flash_DQ[0..15] Flash_A1 28 A1 Flash_A2 27 A2 Flash_A3 26 53 A3 STS Flash_A4 25 A4 Flash_A5 24 33 Flash_DQ0 A5 DQ0 Flash_A6 23 35 Flash_DQ1 A6 DQ1 Flash_A7 22 38 Flash_DQ2 A7 DQ2 Flash_A8 20 40 Flash_DQ3 A8 DQ3 Flash_A9 19 44 Flash_DQ4 A9 DQ4 Flash_A10 18 46 Flash_DQ5 A10 DQ5 Flash_A11 17 49 Flash_DQ6 A11 DQ6 Flash_A12 13 51 Flash_DQ7 A12 DQ7 Flash_A13 12 A13 Flash_A14 11 34 Flash_DQ8 A14 DQ8 Flash_A15 10 36 Flash_DQ9 A15 DQ9 Flash_A16 8 39 Flash_DQ10 A16 DQ10 Flash_A17 7 41 Flash_DQ11 C A17 DQ11 C Flash_A18 6 45 Flash_DQ12 A18 DQ12 Flash_A19 5 47 Flash_DQ13 A19 DQ13 Flash_A20 4 50 Flash_DQ14 A20 DQ14 Flash_A21 3 52 Flash_DQ15 A21 DQ15 Flash_A22 1 A22 Flash_A23 30 A23 14 2 29 21 42 48 56 CE0 CE1 CE2 GND GND GND NC OE RP WE BYTE Vpen VCC VCC VCCQ 54 16 55 31 15 9 37 43 R3 C8 C9 C10 4.7K 100nF 100nF 100nF GND Flash_BYTE Flash_WE Flash_RP Flash_BYTE Flash_WE Flash_RP R4 4.7K Flash_CE0 Flash_CE0 3.3V R2 GND GND U2 JS28F128J3D-75 4.7K D D Titel <strong>Gecko3</strong>: NOR Flash Blattgrösse: A4 Nummer: Revision: 0.7 Datum: 08.12.2006 Zeit: 14:57:43 Blatt 7 von Datei: C:\Documents and Settings\zimmc5\svn\flash.SchDoc 18 Berne School of Applied Science School of Engineering and Information Technology Quellgasse 21 CH-2501 Biel 1 2 3 4 Abbildung F.7.: paralleles NOR Flash Project Report 129
Seite 1:
Gecko3 New generation of the Microl
Seite 4 und 5:
Inhaltsverzeichnis Abbildungsverzei
Seite 6 und 7:
Inhaltsverzeichnis E.3.3. Simplecom
Seite 8 und 9:
ABBILDUNGSVERZEICHNIS D.1. Block Di
Seite 11 und 12:
1. Überblick Dieses Kapitel dient
Seite 13 und 14:
1.4. Funktionsumfang des Gecko3 Boa
Seite 15 und 16:
2. Definition der Diplomarbeit und
Seite 17 und 18:
3.2. Entwicklungssoftware Hardware
Seite 19 und 20:
3.3. Inbetriebnahme lieferten Beisp
Seite 21 und 22:
4.1. Handshake-Protokoll Abbildung
Seite 23 und 24:
5. VHDL In diesem Kapitel beschreib
Seite 25 und 26:
5.1. Kommunikations Loopback Abbild
Seite 27 und 28:
6. Firmware Der EZ-USB FX2 hat nebe
Seite 29 und 30:
6.3. Grundstruktur der Firmware Abb
Seite 31 und 32:
6.4. FPGA Konfiguration 6.4. FPGA K
Seite 33 und 34:
6.5. Stand-alone Betrieb 6.5. Stand
Seite 35 und 36:
6.5. Stand-alone Betrieb 6.5.2. EEP
Seite 37 und 38:
6.6. FPGA Autokonfiguration Abbildu
Seite 39 und 40:
6.7. Kommunikation zwischen Host un
Seite 41 und 42:
Seite 43 und 44:
Seite 45 und 46:
Seite 47 und 48:
7. Hostsoftware Der aus Sicht des A
Seite 49 und 50:
7.3. Gecko Library bisher Root Rech
Seite 51 und 52:
7.4. Gecko Administrator 7.4. Gecko
Seite 53 und 54:
8. Ausblick Dieses Kapitel soll den
Seite 55 und 56:
9. Schlusskapitel Die Gecko3 Softwa
Seite 57 und 58:
A. Projekt- und Zeitplanung Project
Seite 59 und 60:
A. Projekt- und Zeitplanung
Seite 61 und 62:
B. Definition der Verbindung des Sp
Seite 63 und 64:
C. Hex to Bix Damit der EZ-USB FX2
Seite 65 und 66:
D. GPIF Designer Grundsätzlich ver
Seite 67 und 68:
E. Quellcode Project Report 57
Seite 69 und 70:
E.1. Firmware WORD pStringDscr ; //
Seite 71 und 72:
E.1. Firmware 191 // c l e a r t h
Seite 73 und 74:
E.1. Firmware i f (SETUPDAT[ 2 ] ==
Seite 75 und 76:
E.1. Firmware unsigned long s p i f
Seite 77 und 78:
E.1. Firmware 196 201 206 211 216 B
Seite 79 und 80:
E.1. Firmware EP0CS |= bmHSNAK; ∗
Seite 81 und 82:
E.1. Firmware 451 { } void ISR Ep0i
Seite 83 und 84:
E.1. Firmware #define f i l e s i z
Seite 85 und 86:
E.1. Firmware 15 ∗ Source code o
Seite 87 und 88: E.1. Firmware count −= 6 4 ; // t
Seite 89 und 90: E.1. Firmware // must l o o p t h e
Seite 91 und 92: E.1. Firmware busy = FALSE ; } 192
Seite 93 und 94: E.1. Firmware } } // w r i t e s a
Seite 95 und 96: E.1. Firmware SCLK = 0 ; 82 return
Seite 97 und 98: E.1. Firmware E.1.9. GPIF Waveform
Seite 99 und 100: E.1. Firmware // Re−Exec 113 // S
Seite 101 und 102: E.1. Firmware // EPxFIFOCFG EPxGPIF
Seite 103 und 104: E.1. Firmware /∗ ∗∗∗∗∗
Seite 105 und 106: E.2. Loopback Core 67 // reads t h
Seite 107 und 108: E.2. Loopback Core WRUint WRX, RDY
Seite 109 und 110: E.2. Loopback Core 106 end i f ; en
Seite 111 und 112: E.2. Loopback Core next up
Seite 113 und 114: E.3. Hostsoftware END BEHAVIOR; E.3
Seite 115 und 116: E.3. Hostsoftware #include 31 QGec
Seite 117 und 118: E.3. Hostsoftware 151 b u s s e s =
Seite 119 und 120: E.3. Hostsoftware } bool QGecko : :
Seite 121 und 122: E.3. Hostsoftware private : Q S t r
Seite 123 und 124: E.3. Hostsoftware btConfigFPGA = ne
Seite 125 und 126: E.3. Hostsoftware } void geckoadm :
Seite 127 und 128: E.3. Hostsoftware QString ∗ v e r
Seite 129 und 130: E.3. Hostsoftware 32 f i l e O p e
Seite 131 und 132: E.3. Hostsoftware uchar hex = ’X
Seite 133 und 134: 1 1 2 2 3 3 4 4 5 5 6 6 7 7 8 8 F.1
Seite 135 und 136: F.1. Gecko 3, Stand 9. Dezember 200
Seite 137: 1 1 2 2 3 3 4 4 5 5 6 6 7 7 8 8 F.1
Seite 145 und 146: 1 1 2 2 3 3 4 4 5 5 6 6 7 7 8 8 F.1
Seite 151 und 152: F.2. Flashboard F.2. Flashboard 1 2
Seite 153: Literaturverzeichnis [Bre03] Ulrich
Alle anzeigen

Gecko3 - CCC Event Weblog

Erfolgreiche ePaper selbst erstellen

Template löschen?

Als Template speichern?