Gecko3 - CCC Event Weblog
Gecko3 - CCC Event Weblog
Gecko3 - CCC Event Weblog
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
1<br />
1<br />
2<br />
2<br />
3<br />
3<br />
4<br />
4<br />
5<br />
5<br />
6<br />
6<br />
7<br />
7<br />
8<br />
8<br />
F. Schemas<br />
PCB Rule<br />
Dram_CK<br />
PCB Rule<br />
Dram_CK<br />
PCB Rule<br />
Dram_CKE<br />
PCB Rule<br />
A A<br />
Dram_RAS PCB Rule<br />
Dram_CAS<br />
PCB Rule<br />
Dram_WE<br />
PCB Rule<br />
Dram_CS<br />
Dram_LDM<br />
Dram_UDM<br />
PCB Rule<br />
PCB Rule<br />
PCB Rule<br />
PCB Rule<br />
PCB Rule<br />
Dram_LDQS<br />
Dram_UDQS<br />
Dram_BA0<br />
PCB Rule<br />
Dram_DQ[0..15]<br />
2.5V<br />
Dram_A[0..13]<br />
Dram_A[0..13]<br />
B B<br />
PCB Rule<br />
i PCB Rule<br />
C7<br />
Vref<br />
C1<br />
39pF<br />
C2<br />
2.5V<br />
39pF<br />
GND<br />
C C<br />
D D<br />
U1<br />
DDR-SDRAM<br />
10uF<br />
C6<br />
100nF<br />
C5<br />
100nF GND<br />
VDDQ<br />
VDDQ<br />
VDDQ<br />
VDDQ<br />
VDDQ<br />
VDD<br />
VDD<br />
VDD<br />
3<br />
9<br />
15<br />
55<br />
61<br />
1<br />
18<br />
33<br />
DQ0<br />
DQ1<br />
DQ2<br />
DQ3<br />
DQ4<br />
DQ5<br />
DQ6<br />
DQ7<br />
2<br />
4<br />
5<br />
7<br />
8<br />
34<br />
48<br />
66<br />
6<br />
12<br />
52<br />
58<br />
64<br />
14<br />
19<br />
25<br />
43<br />
50<br />
53<br />
VSS<br />
VSS<br />
VSS<br />
VSSQ<br />
VSSQ<br />
VSSQ<br />
VSSQ<br />
VSSQ<br />
NC<br />
NC<br />
NC<br />
NC<br />
NC<br />
NC<br />
RAS<br />
CAS<br />
WE<br />
CS<br />
CK<br />
CK<br />
CKE<br />
VREF<br />
23<br />
22<br />
21<br />
24<br />
45R1<br />
46<br />
44<br />
49<br />
5<br />
6<br />
7<br />
8<br />
4x27<br />
RA1<br />
1<br />
2<br />
3<br />
4<br />
Place same Vref decoupling<br />
near the FPGA Vref pin<br />
Rule: Supply Nets [Voltage = 1.250]<br />
Dram_BA1<br />
PCB Rule<br />
Rule: Supply Nets [Voltage = 2.500]<br />
Dram_DQ[0..15]<br />
29<br />
30<br />
31<br />
32<br />
35<br />
36<br />
37<br />
38<br />
39<br />
40<br />
28<br />
41<br />
42<br />
17<br />
26<br />
27<br />
20<br />
47<br />
A0<br />
A1<br />
A2<br />
A3<br />
A4<br />
A5<br />
A6<br />
A7<br />
A8<br />
A9<br />
A10/AP<br />
A11<br />
A12<br />
A13<br />
BA0<br />
BA1<br />
LDM<br />
UDM<br />
2.5V<br />
i PCB Rule<br />
100nF<br />
C4<br />
100nF<br />
C3<br />
DQ8<br />
DQ9<br />
DQ10<br />
DQ11<br />
DQ12<br />
DQ13<br />
DQ14<br />
DQ15<br />
LDQS<br />
UDQS<br />
10<br />
11<br />
13<br />
54<br />
56<br />
57<br />
59<br />
60<br />
62<br />
63<br />
65<br />
16<br />
51<br />
GND<br />
i PCB Rule<br />
Rule: Supply Nets [Voltage = 0.000]<br />
i<br />
i<br />
6<br />
Rule: Signal Stimulus [Kind - Periodic Pulse Level - Low Start Time = 0.000 Stop Time = 1.800n Period Time = 3.600n]<br />
Overshoot - Falling Edge [Max = 300.0m]<br />
Overshoot - Rising Edge [Max = 300.0m]<br />
Undershoot - Falling Edge [Max = 300.0m]<br />
Undershoot - Rising Edge [Max = 300.0m]<br />
Impedance Constraint [Min = 40.00 Max = 70.00 ]<br />
Maximum Via Count Constraint [Max Count = 2]<br />
Matched Net Lengths [Tolerance = 3.6mm Style - 90 Degrees Amplitude = 5.08mm Gap = 0.508mm ]<br />
4.7K<br />
5<br />
6<br />
7<br />
8<br />
5<br />
6<br />
7<br />
8<br />
5<br />
6<br />
7<br />
8<br />
4x27<br />
RA4<br />
4x27<br />
RA2<br />
4x27<br />
RA3<br />
1<br />
2<br />
3<br />
4<br />
1<br />
2<br />
3<br />
4<br />
1<br />
2<br />
3<br />
4<br />
1<br />
8<br />
2<br />
7<br />
3<br />
6<br />
4 5<br />
1<br />
8<br />
2<br />
7<br />
3<br />
6<br />
4 5<br />
1<br />
8<br />
2<br />
7<br />
3<br />
6<br />
4 5<br />
1<br />
8<br />
2<br />
7<br />
3<br />
6<br />
4 5<br />
1<br />
8<br />
2<br />
7<br />
3<br />
6<br />
4 5<br />
1<br />
2<br />
3<br />
4<br />
Dram_BA1<br />
Dram_BA0<br />
Dram_CS<br />
Dram_RAS<br />
Dram_CAS<br />
Dram_WE<br />
Dram_LDM<br />
Dram_A13<br />
Dram_LDQS<br />
Dram_CKE<br />
Dram_A12<br />
Dram_A11<br />
Dram_A9<br />
Dram_DQ12<br />
Dram_DQ13<br />
Dram_DQ14<br />
Dram_DQ15<br />
Dram_DQ8<br />
Dram_DQ9<br />
Dram_DQ10<br />
Dram_DQ11<br />
Dram_UDM<br />
Dram_UDQS<br />
Dram_CK<br />
Dram_CK<br />
Dram_DQ0<br />
Dram_DQ1<br />
Dram_DQ2<br />
Dram_DQ3<br />
Dram_DQ4<br />
Dram_DQ5<br />
Dram_DQ6<br />
Dram_DQ7<br />
RA5<br />
4x27<br />
RA6<br />
4x27<br />
RA7<br />
4x27<br />
RA8<br />
4x27<br />
RA9<br />
4x27<br />
5<br />
6<br />
7<br />
8<br />
5<br />
6<br />
7<br />
8<br />
4x27<br />
RA10<br />
4x27<br />
RA11<br />
1<br />
2<br />
3<br />
4<br />
remove these no-ERC after wirering the ram!!!<br />
Titel <strong>Gecko3</strong>: DDR SDRAM<br />
Blattgrösse: A3 Nummer:<br />
Revision: 0.8<br />
Datum: 08.12.2006 Zeit: 15:14:54 Blatt von 18<br />
Datei: C:\Documents and Settings\ zimmc5\svn\dram.SCHDOC<br />
Berne School of Applied Science<br />
School of Engineering and<br />
Information Technology<br />
Quellgasse 21<br />
CH-2501 Biel<br />
i<br />
i<br />
i<br />
i<br />
i<br />
i<br />
i<br />
i<br />
i<br />
i<br />
i<br />
i<br />
i<br />
Dram_A4<br />
Dram_A3<br />
Dram_A10<br />
Dram_A0<br />
Dram_A1<br />
Dram_A2<br />
Dram_A5<br />
Dram_A6<br />
Dram_A7<br />
Dram_A8<br />
Abbildung F.6.: DDR SDRAM<br />
128 Christoph Zimmermann
Change language