IGF-Projekt - 15462 N - Chipumspritzen - Mikroaufbautechnik am ...

IGF Vorhaben Nr. 15462N
1. Einleitung und Aufgabenstellung
Spritzgegossene räumliche Schaltungsträger (Molded Interconnect Devices – MID) erfüllen
die Forderung nach Miniaturisierung und höherer Funktionalität, da sie elektrische und
mechanische Funktionen in sich vereinen [For04, Ebe09]. Gleichzeitig führt die verringerte
Teilezahl zu einer vereinfachten Montage bei gleichzeitiger Erhöhung der Zuverlässigkeit.
Die Wachstumspotentiale dieser Technologie werden durch den zunehmenden Einsatz in
Serienprodukten volkswirtschaftlich führender Branchen verdeutlicht [Jan08, Bäc08, Reg08,
Fel08].
In der Vergangenheit wurde bereits eine Vielzahl von kunststoffbasierten multifunktionalen
3D-Packages hergestellt, bei denen durch den Einsatz von Nacktchips eine hohe
Miniaturisierung und dreidimensionale Komplexität erreicht werden konnte [Kra06, Kna07,
Schu08]. Die dort eingesetzten Nacktchips zeichnen sich in der Regel durch eine geringere
bis mittlere Anzahl von I/Os aus.
Zahlreiche Untersuchungen zur AVT von Nacktchips mittels Flipchip- sowie Drahtbondprozessen
in miniaturisierten MID- Gehäusen wurden bereits durchgeführt [IGF1, IGF2].
Diese Prozesse haben jedoch hohe Anforderungen an die Oberflächenbeschaffenheit der
Substrate, z. B. darf die Rauheit der Metallschichten nicht zu hoch sein, um zuverlässige
Bondverbindungen zu erhalten. Die Forderung nach einer geringen Rauheit steht jedoch bei
der außenstromlosen Metallisierung in Widerspruch zu einer guten Haftfestigkeit der
Metallisierung auf dem Substrat. Um die elektrischen Verbindungen der Chipkontakte zu den
Leiterbahnen vor Umwelteinflüssen zu schützen bzw. mechanisch zu stabilisieren sind nach
dem elektrischen Kontaktieren des Halbleiterchips weitere Prozessschritte wie z.B.
Underfilling oder Glop Topping notwendig, welche einen zusätzlichen maschinellen und
zeitlichen Aufwand bedeuten.
Um diese zusätzlichen Prozesse zu umgehen und Aufbauten mit höherer Komplexität zu
ermöglichen, werden in der Leiterplattentechnologie bereits Verfahren untersucht, bei denen
Halbleiterchips direkt in die Leiterplatte integriert werden sollen. Ziel dieser Entwicklung ist
es, eine höhere Integrationsdichte auf Leiterplatten sowie den Wegfall von aufwändigen
AVT- Prozessen zu erreichen [Ost02]. Dazu sind jedoch eine Vielzahl von Laminierungs-,
Belichtungs- und Strukturierungsschritten notwendig. Weiterhin ist die 3D-Fähigkeit von
Leiterplatten stark begrenzt und erlaubt somit keine vollständige Anpassung an den späteren
Einbauraum beziehungsweise den Einsatzort.
Durch die Laserdirektstrukturierung (LPKF-LDS ® -Technologie) können sowohl kleinste
5