IGF-Projekt - 15462 N - Chipumspritzen - Mikroaufbautechnik am ...
IGF-Projekt - 15462 N - Chipumspritzen - Mikroaufbautechnik am ...
IGF-Projekt - 15462 N - Chipumspritzen - Mikroaufbautechnik am ...
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Abschlussbericht<br />
FV-Nr.: <strong>15462</strong> N<br />
Thema:<br />
Untersuchungen zum Umspritzen von<br />
Nacktchips mit laserstrukturierbaren<br />
Thermoplasten.<br />
Kurzbezeichnung:<br />
Auftraggeber:<br />
<strong>Projekt</strong>leiter:<br />
<strong>Chipumspritzen</strong><br />
<strong>IGF</strong> - AIF<br />
Dipl.-Ing. (FH) S. Weser<br />
Bearbeitungszeitraum: 01.06.2008 bis 31.05.2010<br />
Datum: Stand 31.05.2010<br />
HSG-IMAT • Hahn-Schickard-Gesellschaft • Institut für <strong>Mikroaufbautechnik</strong><br />
Allmandring 9 B • 70569 Stuttgart • Telefon: +49 711 685-83712 • Telefax: +49 711 685-83705<br />
Institutsleiter: Prof. Dr. H. Kück<br />
1
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Inhaltsverzeichnis<br />
Inhaltsverzeichnis ........................................................................................................................... 2<br />
Zus<strong>am</strong>menfassung ......................................................................................................................... 3<br />
1. Einleitung und Aufgabenstellung ................................................................................................ 5<br />
2. Konzeption Demonstrator und Testchip ..................................................................................... 7<br />
2.1 Konzeption eines Demonstrators .......................................................................................... 7<br />
2.2 Konzeption der Testchips und Erarbeitung eines Testlayouts .............................................. 8<br />
3. Spritzgusswerkzeug und Umspritzen der Chips ....................................................................... 12<br />
3.1 Erarbeitung des Werkzeugkonzepts für den Demonstrator ................................................ 12<br />
3.1.1 Simulationsumgebung .................................................................................................. 12<br />
3.1.2 Simulation von verschiedenen Anspritzsituationen ...................................................... 13<br />
3. 2 Spritzgusswerkzeug und Spritzgussprozess ...................................................................... 22<br />
3.2.1 Aufbau des Spritzgusswerkzeugs mit erstem Werkzeugeinsatz .................................. 22<br />
3.2.2 Untersuchungen zum Spritzgießprozess und Optimierung der Werkzeugeinsätze ...... 24<br />
3.2.3 Untersuchungen zum Verbund zwischen Chip und Thermoplast ................................. 33<br />
4. Untersuchungen zur Chipkontaktierung mit Laserdirektstrukturierung und Metallisierung<br />
………………………………………………………………………………………………………...37<br />
4.1 Vorversuche auf umspritzten Dummychips ......................................................................... 37<br />
4.2 Vorversuche auf umspritzten Testchips .............................................................................. 46<br />
4.3 Untersuchungen zu geometrischen Toleranzen beim Laserbohren .................................... 52<br />
4.4 Untersuchungen zu minimal möglicher metallisierbarer Aspektverhältnisse von<br />
Lasergebohrten Sacklöchern .................................................................................................... 55<br />
5. Umwelttests und Zuverlässigkeitsuntersuchungen ................................................................... 61<br />
5.1 Untersuchungen zum Einfluss eines bleifreien D<strong>am</strong>phasenlötprozess auf den<br />
Viawiderstand ........................................................................................................................... 61<br />
5.2 Temperaturschocktest (TST) .............................................................................................. 64<br />
5.3 Feuchte-Wärme-Lagerung .................................................................................................. 68<br />
6. Literaturverzeichnis .................................................................................................................. 71<br />
7. Danksagung ............................................................................................................................. 73<br />
2
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Zus<strong>am</strong>menfassung<br />
Das Ziel des Vorhabens war die Erarbeitung von Grundlagen zu einem neuen Verfahren<br />
zum Umspritzen von Nacktchips mit einem laseraktivierbaren Thermoplasten und dem<br />
anschließenden Aufbau der elektrischen Umverdrahtungsstruktur durch volladditive<br />
außenstromlose Metallabscheidung. D<strong>am</strong>it sollte eine Vereinfachung der Prozesskette zum<br />
Aufbau von Halbleiterchips auf spritzgegossenen multifunktionalen 3D-Packages erreicht<br />
werden.<br />
Zu Beginn des <strong>Projekt</strong>s wurde ein Demonstrator sowie geeignete Testchips mit Strukturen<br />
für Daisy-Chain und 4-Leiter-Messungen entworfen. Das Sägelayout des Wafers wurde so<br />
gestaltet, dass Chips mit unterschiedlicher Größe hergestellt werden konnten.<br />
Parallel dazu wurde ein Werkzeugkonzept für eine Vertikalspritzgießmaschine erarbeitet.<br />
Dabei war vorgesehen, dass die Chips manuell in das Werkzeug eingelegt werden.<br />
Begleitend dazu wurden umfangreiche Simulationen zu verschiedenen Anspritzsituationen<br />
hinsichtlich Füllverhalten, Chipfixierung, Einfallstellen etc. durchgeführt. Basierend auf den<br />
Ergebnissen wurde ein Spritzgusswerkzeug mit Filmanguss aufgebaut. Bei ersten<br />
Spritzgussversuchen wurden Rissbildungen im Chip beobachtet. Daraufhin wurde der<br />
Werkzeugeinsatz überarbeitet und geeignete Freistellungen im Bereich der Chipauflagefläche<br />
eingebracht. Weiterhin wurde der Einsatz so modifiziert, dass möglichst geringe<br />
Wandstärken des Thermoplasten über dem Chip realisierbar sind. Durch die Modifikation<br />
des Werkzeugeinsatzes konnten nach Optimierung des Spritzgießprozesses Chippackages<br />
ohne erkennbare Risse im Chip realisiert werden.<br />
Querschliffe von umspritzten Chippackages haben gezeigt, dass teilweise kein Verbund<br />
zwischen Chip und Thermoplast vorhanden war. Durch den Einsatz von silanbasierten<br />
Haftvermittlern auf der Chipoberfläche konnte keine Verbesserung erreicht werden.<br />
Zur Laserstrukturierung der Chippackages sowie zum Laserbohren der Vias zu den<br />
Chippads wurden umfangreiche Untersuchungen durchgeführt. Die Laserbohrpar<strong>am</strong>eter<br />
wurden in Hinblick auf eine zuverlässige Öffnung der Chipkontakte ohne eine Schädigung<br />
der Padmetallisierung optimiert. Die Positionierung der Vias auf die Chipkontakte war mit der<br />
erforderlichen Genauigkeit möglich. Nach dem Laserprozess wurden verschiedene Varianten<br />
zur Reinigung untersucht, wobei sich gezeigt hat, dass mittels CO 2 - Schneestrahlreinigung<br />
die besten Ergebnisse erreicht wurden. Beim anschließenden außenstromlosen<br />
Metallisierungsprozess wurden verschiedene Anströmsituationen untersucht. Es hat sich<br />
gezeigt, dass nur eine direkte Anströmung der Sacklöcher zu einer zufriedenstellenden<br />
Metallisierung der Vias führt. Der Einsatz von Gestellrüttlern während des<br />
Metallisierungsprozesses hatte keinen Einfluss. Mit optimierten Prozesspar<strong>am</strong>etern konnten<br />
3
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Viawiderstände unter 5mΩ realisiert werden.<br />
Abschließend wurden erste Untersuchungen zur Zuverlässigkeit mittels<br />
Temperaturschocktest und Feuchte-Wärme-Lagerung durchgeführt. Hierbei wurden auch<br />
Vias untersucht, die vor den Tests mit geeignetem niederviskosem Klebstoff verfüllt wurden.<br />
Es hat sich gezeigt, dass das Verfüllen einen positiven Einfluss auf die Zuverlässigkeit hat.<br />
Die Ergebnisse der Zuverlässigkeitsuntersuchungen zeigen weiterhin, dass sich eine<br />
Reduzierung der Chipgröße sowie kleine Aspektverhältnisse der Vias positiv auswirkten.<br />
Das Ziel des Vorhabens wurde zum größten Teil erreicht.<br />
4
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
1. Einleitung und Aufgabenstellung<br />
Spritzgegossene räumliche Schaltungsträger (Molded Interconnect Devices – MID) erfüllen<br />
die Forderung nach Miniaturisierung und höherer Funktionalität, da sie elektrische und<br />
mechanische Funktionen in sich vereinen [For04, Ebe09]. Gleichzeitig führt die verringerte<br />
Teilezahl zu einer vereinfachten Montage bei gleichzeitiger Erhöhung der Zuverlässigkeit.<br />
Die Wachstumspotentiale dieser Technologie werden durch den zunehmenden Einsatz in<br />
Serienprodukten volkswirtschaftlich führender Branchen verdeutlicht [Jan08, Bäc08, Reg08,<br />
Fel08].<br />
In der Vergangenheit wurde bereits eine Vielzahl von kunststoffbasierten multifunktionalen<br />
3D-Packages hergestellt, bei denen durch den Einsatz von Nacktchips eine hohe<br />
Miniaturisierung und dreidimensionale Komplexität erreicht werden konnte [Kra06, Kna07,<br />
Schu08]. Die dort eingesetzten Nacktchips zeichnen sich in der Regel durch eine geringere<br />
bis mittlere Anzahl von I/Os aus.<br />
Zahlreiche Untersuchungen zur AVT von Nacktchips mittels Flipchip- sowie Drahtbondprozessen<br />
in miniaturisierten MID- Gehäusen wurden bereits durchgeführt [<strong>IGF</strong>1, <strong>IGF</strong>2].<br />
Diese Prozesse haben jedoch hohe Anforderungen an die Oberflächenbeschaffenheit der<br />
Substrate, z. B. darf die Rauheit der Metallschichten nicht zu hoch sein, um zuverlässige<br />
Bondverbindungen zu erhalten. Die Forderung nach einer geringen Rauheit steht jedoch bei<br />
der außenstromlosen Metallisierung in Widerspruch zu einer guten Haftfestigkeit der<br />
Metallisierung auf dem Substrat. Um die elektrischen Verbindungen der Chipkontakte zu den<br />
Leiterbahnen vor Umwelteinflüssen zu schützen bzw. mechanisch zu stabilisieren sind nach<br />
dem elektrischen Kontaktieren des Halbleiterchips weitere Prozessschritte wie z.B.<br />
Underfilling oder Glop Topping notwendig, welche einen zusätzlichen maschinellen und<br />
zeitlichen Aufwand bedeuten.<br />
Um diese zusätzlichen Prozesse zu umgehen und Aufbauten mit höherer Komplexität zu<br />
ermöglichen, werden in der Leiterplattentechnologie bereits Verfahren untersucht, bei denen<br />
Halbleiterchips direkt in die Leiterplatte integriert werden sollen. Ziel dieser Entwicklung ist<br />
es, eine höhere Integrationsdichte auf Leiterplatten sowie den Wegfall von aufwändigen<br />
AVT- Prozessen zu erreichen [Ost02]. Dazu sind jedoch eine Vielzahl von L<strong>am</strong>inierungs-,<br />
Belichtungs- und Strukturierungsschritten notwendig. Weiterhin ist die 3D-Fähigkeit von<br />
Leiterplatten stark begrenzt und erlaubt somit keine vollständige Anpassung an den späteren<br />
Einbauraum beziehungsweise den Einsatzort.<br />
Durch die Laserdirektstrukturierung (LPKF-LDS ® -Technologie) können sowohl kleinste<br />
5
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Leitstrukturen als auch Durchkontaktierungen in einem Prozessschritt realisiert werden<br />
[<strong>IGF</strong>3]. Im Rahmen des Vorhabens wurden daher umfangreiche Untersuchungen zum<br />
Umspritzen von Siliziumchips mit laserdirektstrukturierbaren Thermoplasten durchgeführt,<br />
was der Idee des Einbettens von Chips in der Leiterplatte nahekommt. Dadurch sollten<br />
Grundlagen für eine neuartige Packagingtechnologie von Nacktchips in spritzgegossenen<br />
Gehäusen erarbeitet werden. Die Kontaktierung der Chippads zu den packageseitigen<br />
Leitstrukturen sollte mit den gleichen Prozessschritten realisiert werden, welche zum Aufbau<br />
des Leiterbildes auf dem Package benötigt werden. Zu Beginn musste dafür ein<br />
Werkzeugkonzept zum Aufbau eines Spritzgusswerkzeugs mit hochgenauer<br />
Chippositionierung erarbeitet werden. Die Anforderungen an den Spritzguss sind zum Einen<br />
eine optimale Formfüllung, wobei der Chip durch die auftretenden hohen Spritzdrücke nicht<br />
beschädigt werden darf. Eine weitere Herausforderung ist die exakte Positionierung vom<br />
Leiterbild zum Chiplayout. Anschließend mussten der Laserstrukturierungs- und<br />
Laserbohrprozess sowie der Metallisierungsprozess optimiert werden, um eine zuverlässige<br />
elektrische Kontaktierung der Vias zu den Chippads zu ermöglichen.<br />
6
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
2. Konzeption Demonstrator und Testchip<br />
2.1 Konzeption eines Demonstrators<br />
Bei der Konzeption eines Demonstrators für die neuartige Technologie, des Umspritzens von<br />
Nacktchips mit laserdirektstrukturierbaren Thermoplasten, wurde im ersten Schritt ein<br />
geeigneter Thermoplast ausgewählt, welcher folgenden Anforderungen genügen muss:<br />
• sehr gutes Fließverhalten beim Spritzgießprozess<br />
• geringer Wärmeausdehnungskoeffizient<br />
• hohe Temperaturbeständigkeit<br />
• Realisierbarkeit minimaler Strukturbreiten beim LPKF-LDS®-Prozess<br />
• Realisierbarkeit von Vias mittels Laserbohren im LPKF-LDS®-Prozess<br />
Unter den derzeit kommerziell verfügbaren laserdirektstrukturierbaren Thermoplasten<br />
werden diese Anforderungen lediglich von LCP Vectra E840i LDS erfüllt.<br />
In dem Demonstrator sollte eine einfache Testschaltung integriert werden. Um möglichst<br />
kleine Viadurchmesser realisieren zu können, sollte die Wandstärke des Thermoplasten über<br />
dem Chip möglichst gering sein. Beim Entwurf des Demonstrators wurde eine strukturierbare<br />
Fläche von 20 x 30 mm 2 sowie eine Ges<strong>am</strong>twandstärke von ca. 1,0 mm bei einer<br />
Wandstärke über dem Chip < 0,6 mm zugrundegelegt. Weiterhin wurde eine Öse<br />
implementiert, die eine einfache Fixierung des Demonstrators im Metallisierungsgestell<br />
ermöglicht.<br />
Öse<br />
Abbildung 1: Erster Entwurf zum Demonstrator<br />
7
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
2.2 Konzeption der Testchips und Erarbeitung eines Testlayouts<br />
Zur Charakterisierung der neuartigen Technologie der Chipkontaktierung wurden geeignete<br />
Testchips entworfen und beschafft, mit welchen dann ein geeigneter Demonstrator<br />
aufgebaut wurde.<br />
Um eine Beschädigung des Chips beim im <strong>Projekt</strong> durchgeführten manuellen Einlegen in<br />
das Spritzgusswerkzeug zu vermeiden, darf die Chipgröße nicht zu klein gewählt werden. Es<br />
sollte auch untersucht werden, ob die Größe des Chips einen Einfluss auf den<br />
Spritzgussprozess und auf die Zuverlässigkeit des Packages hat. Daher wurde ein<br />
Waferlayout konzipiert, welches mehrere verschiedene Chipgrößen ermöglicht.<br />
Sägespur<br />
Abbildung 2: Chiplayout mit Strukturen für Daisy-Chain und 4-Leiter-Messungen<br />
In Abbildung 2 ist ein Einzelchip mit einer Kantenlänge von 6,6mm x 6,6mm dargestellt.<br />
Durch Variation des Sägerasters kann der Wafer auch in Einzelchips mit den Kantenlängen<br />
von 2,2mm x 3,3mm gesägt werden. Die Chipdicke entspricht der Standarddicke eines 4“<br />
Wafers von ca. 0,675mm.<br />
Ein wichtiger Aspekt für den Laserbohrprozess und die anschließende Metallisierung der<br />
Vias ist der Aufbau der Padmetallisierung. Diese muss so ausgelegt sein, dass der Laser<br />
den Thermoplast im Bereich des Vias vollständig ablatiert, auf dem Pad stoppt und somit<br />
den Chip nicht zerstört. Für einen zuverlässigen Laserstop auf den Chipkontakten wurde die<br />
8
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Standardpadmetallisierung durch ein Bumpingverfahren verstärkt. Das herkömmliche Nickel<br />
/ Gold-Bumping ist hierfür jedoch ungeeignet, da die Goldschicht beim Auftreffen des<br />
Laserstrahls ablatiert und Nickel freigelegt wird. Aufgrund von Oxidbildung auf der<br />
freigelegten Nickelschicht ist eine anschließende außenstromlose Abscheidung von Kupfer<br />
nicht mehr möglich. Daher wurden auf den Chipkontakten ca. 20µm dicke Kupferbumps<br />
abgeschieden, welche für einen zuverlässigen Laserstop sowie für die außenstromlose<br />
Metallabscheidung einer Kupferschicht geeignet sind.<br />
Die Größe der Pads muss so gewählt werden, dass sämtliche Prozesstoleranzen vom<br />
Sägespurversatz beim Sägen des Wafers, Toleranzen der Chipaufnahme im<br />
Spritzgusswerkzeug sowie die Toleranzen bei der Positionierung des Layouts beim<br />
Laserprozess aufgefangen werden können. Andererseits sind im Hinblick auf maximale<br />
Miniaturisierung und hohen Integrationsgrad möglichst kleine Padgrößen anzustreben.<br />
Daher wurden Chips mit den quadratischen Padgrößen 450µm, 250µm und 150µm realisiert.<br />
Auf den Chips wurden Teststrukturen für Daisy-Cain und 4-Leiter-Messungen vorgesehen.<br />
Wie in Abbildung 3 zu sehen ist, sollen bei den Daisy-Chain-Messungen möglichst viele Vias<br />
in Reihe geschaltet werden um eine erste Aussage über Ausfälle, das heißt<br />
Unterbrechungen im Leitpfad zu erhalten.<br />
Abbildung 3: Schema der Daisy-Chain-Messung <strong>am</strong> Demonstrator<br />
9
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Für eine genaue Widerstandsbestimmung von Einzelvias ohne den Einfluss von<br />
Messleitungen ist eine 4-Leiter-Messung notwendig (Abbildung 4).<br />
Viawiderstand<br />
Abbildung 4: Schema der 4-Leiter-Messung <strong>am</strong> Demonstrator<br />
Zur Durchführung der Daisy-Chain und 4-Leiter-Messungen wurden zum Chiplayout<br />
kompatible Teststrukturen auf dem MID entworfen. Abbildung 5 zeigt ein mögliches Layout<br />
für eine Daisy-Chain-Messung an dem Demonstrator.<br />
Abbildung 5: Beispiel für Layout der Daisy-Chain-Messung<br />
10
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
I-<br />
U-<br />
I+<br />
U+<br />
U+<br />
I-<br />
U- I+ I+ U-<br />
I-<br />
U+<br />
Chipmetallisierung Leiterbildauf dem MID Vias<br />
Abbildung 6: Beispiel für Layout der 4-Leiter-Messung<br />
Abbildung 6 zeigt ein Layout für die 4-Leiter-Messung eines umspritzten Chips mit den<br />
Kantenlängen 6,6mm x 6,6mm und einer Padgröße von 450µm. Mit diesem Layout können<br />
auf einem Chip 12 Einzelviawiderstände vermessen werden. Um die Einzelviawiderstände<br />
einfach vermessen zu können, wurden die Pads auf dem MID-Substrat so groß wie möglich<br />
und so dicht wie möglich an den Rand des Substrats gelegt. So können bei der<br />
Charakterisierung immer mehrere Vias in einem Arbeitsschritt vermessen werden. Weiterhin<br />
wurde das Layout so gestaltet, dass durch einfaches Drehen der Probe die nächsten<br />
Viawiderstände auf dem Substrat vermessen werden können ohne die Anordnung der<br />
Messspitzen zu verändern.<br />
11
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
3. Spritzgusswerkzeug und Umspritzen der Chips<br />
Zur Realisierung des Demonstrators wurde ein Spritzgusswerkzeug erarbeitet in dem die<br />
Chips zuverlässig positioniert werden können und beim Umspritzvorgang nicht beschädigt<br />
werden. Im Verlauf des <strong>Projekt</strong>es wurden mehrere Werkzeugeinsätze für das<br />
Spritzgusswerkzeug erarbeitet und gefertigt, da aufgrund der Ergebnisse aus den<br />
Spritzgussversuchen immer wieder Modifikationen im Werkzeug durchgeführt werden<br />
mussten, welche zur Verbesserung der Ergebnisse beitrugen.<br />
3.1 Erarbeitung des Werkzeugkonzepts für den Demonstrator<br />
Zur Optimierung der Angussgestaltung in Hinblick auf optimales Füllverhalten wurden<br />
begleitend zur Werkzeugkonzeption Füll-Simulationen mit der Software Sigmasoft<br />
durchgeführt. Weiterhin wurden basierend auf den durchgeführten Simulationen erste<br />
Ansätze zur Gestaltung der Chipaufnahme abgeleitet.<br />
3.1.1 Simulationsumgebung<br />
Der Si-Chip mit Abmessungen von 6,6mm x 6,6mm x 0,7mm befindet sich nach dem<br />
Spritzvorgang mit LCP Vectra E840i LDS in einem ebenen Substrat mit der Größe 30mm x<br />
20mm x 1,6mm. Die Wandstärke über dem Chip beträgt 300µm. Der Schmelzefluss soll so<br />
gestaltet werden, dass keine Niederhalter für den Chip in das Werkzeug integriert werden<br />
müssen. Verschiedene Anspritzsituationen sind zu untersuchen und hinsichtlich<br />
Füllverhalten, Entstehung von Bindenähten, Verzug der Platine und mechanische Belastung<br />
des Chips durch den Spritzvorgang und während der Abkühlphase zu bewerten.<br />
12
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Chip<br />
Chipaufnahme<br />
Substrat/ Thermoplast<br />
Abbildung 7: Modell für die Simulation (oben Querschnitt; unten Draufsicht)<br />
Materialdaten:<br />
• Chip: Bulk-Silizium (E = 112 400 MPa, n = 0,28, a = 2,49 · 10-6 1/K)<br />
• Polymer: LCP Vectra E840i LDS (Quelle: SIGMA Engineering GmbH)<br />
Spritzpar<strong>am</strong>eter:<br />
• Polymertemperatur 345 °C, Werkzeugtemperatur 120 °C<br />
• Formteilfüllung in 0,1 s (gewählt), Nachdruck 600 bar für 0,75 s<br />
Mit dem in Abbildung 7 dargestellten Modell und den aufgeführten Materialpar<strong>am</strong>etern<br />
können alle Simulationen und Berechnungen in Bezug auf die genannten Par<strong>am</strong>eter<br />
durchgeführt werden.<br />
3.1.2 Simulation von verschiedenen Anspritzsituationen<br />
Um den Einfluss der Angussgestaltung auf das Füllverhalten, die Chipfixierung, den Verzug<br />
und die mechanischen Spannungen im Package zu bewerten, sollen folgende drei<br />
Anspritzvarianten simuliert werden:<br />
• v01 Drei Punktangüsse senkrecht auf die Platine davon einer auf die Chipmitte<br />
• v02 Punktanguss auf die Chipmitte<br />
• v03 Filmanguss<br />
13
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Punktanguss<br />
Substrat<br />
Punktanguss<br />
Substrat<br />
Chip<br />
Chipaufnahme<br />
Chip<br />
Chipaufnahme<br />
Abbildung 8: Variante mit drei Punktangüssen (V01)<br />
Variante mit einem Punktanguss auf Chipmitte (V02)<br />
In Abbildung 8 sind die Anspritzsituationen v01 und v02 schematisch dargestellt. Es wurde<br />
untersucht, ob der Chip durch den Schmelzestrahl in der Chipaufnahme fixiert werden kann<br />
und den Belastungen stand hält. Weiterhin wurden das Füllverhalten, die eingebrachten<br />
Spannungen im Chip sowie die Einfallstellen im Package simuliert.<br />
Punktanguss<br />
Substrat<br />
Schmelze<br />
Chipaufnahme<br />
Chip<br />
Abbildung 9: Füllverhalten und auftretende Drücke (V01)<br />
14
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
In Abbildung 9 ist gut zu erkennen, dass die Schmelze bei drei Punktangüssen gut unter den<br />
Chip fließen kann. Weiterhin ist ersichtlich, dass aufgrund der Anordnung der Punktangüsse<br />
das Werkzeug zuerst über dem Chip gefüllt wird und die Schmelze erst anschließend unter<br />
den Chip fließt. Dies führt dazu, dass der Chip in der Aufnahme fixiert wird und keine<br />
Niederhalter notwendig sind.<br />
Abbildung 10: Fließgeschwindigkeiten der Schmelze (V02)<br />
In Abbildung 10 ist erkennbar, dass auch bei nur einem Punktanguss über der Chipmitte die<br />
Schmelze unter den Chip fließt. Auch bei dieser Anspritzsituation sind keine zusätzlichen<br />
Niederhalter notwendig um den Chip in Position zu halten. Bei beiden Varianten muss aber<br />
mittig unter dem Chip eine Entlüftungsbohrung vorgesehen werden, d<strong>am</strong>it die<br />
eingeschlossene Luft entweichen kann und der Chip somit vollständig umspritzt wird. In den<br />
Abbildungen 11 bis 13 werden die Ergebnisse zu den Stresssimulationen und den zu<br />
erwartenden Einfallstellen durch unterschiedlichen Schrumpf beim Abkühlen des<br />
Thermoplasten dargestellt.<br />
15
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Chipoberseite<br />
Chipunterseite<br />
Abbildung 11: Maximal auftretende Zugspannungen im Chip bei einem Punktanguss über der Chipmitte<br />
(V02)<br />
Chipoberseite<br />
Chipunterseite<br />
Abbildung 12: Druckbelastung des Chips bei einem Punktanguss über der Chipmitte (V02)<br />
16
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Abbildung 13: Einfallstellen auf der Substratoberfläche (V02)<br />
Das Ergebnis der Simulationen ist, dass der Chip den beim Umspritzen auftretenden<br />
Belastungen standhält. Das Substrat würde allerdings sehr große Einfallstellen von ca. 76µm<br />
aufweisen. Für die Umsetzung dieses Konzepts müsste ein Werkzeug aufgebaut werden,<br />
welches aus drei Platten besteht.<br />
17
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Weiterhin wurde die Variante eines Zweiplattenwerkzeugs mit Filmanguss (V03) simuliert.<br />
Auch hier sollte der Chip ohne zusätzliche Niederhalter in der Aufnahme fixiert werden.<br />
Weiterhin sollten gegenüber der Anspritzvariante mit Punktanguss weniger Einfallstellen<br />
auftreten.<br />
Filmanguss<br />
Substrat<br />
Chipaufnahme<br />
Chip<br />
Durchgehende Chipaufnahme mit R<strong>am</strong>pe<br />
Abbildung 14: Variante mit Filmanguss (V03)<br />
Um den Chip in der Aufnahme zu fixieren muss gewährleistet werden, dass die Schmelze<br />
zuerst über den Chip und erst anschließend unter den Chip fließt. Dazu wurde die<br />
Wandstärke des Demonstrators konstant gehalten, woraus eine Erhebung über dem Chip<br />
resultiert. Weiterhin wurde die Wandstärke über dem Chip größer als unter dem Chip<br />
gewählt und in den angussnahen Halter eine R<strong>am</strong>pe integriert, welche dafür sorgt, dass die<br />
Schmelze zuerst über den Chip fließt.<br />
18
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Substratrückseite<br />
Durchgehende Chipaufnahme mit R<strong>am</strong>pe<br />
Abbildung 15: Spritzdruck und Füllverhalten bei Filmanguss (V03)<br />
Abbildung 16: Schmelzetemperatur und Füllverhalten bei Filmanguss (V03)<br />
Die in Abbildung 15 und Abbildung 16 dargestellten Simulationsergebnisse zeigen, dass<br />
aufgrund der durchgehenden Chipaufnahme in Angussnähe die Schmelze zuerst über den<br />
19
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Chip fließt. Dadurch kann im Spritzgusswerzeug auf Niederhalter zur Chipfixierung verzichtet<br />
werden. Weiterhin ist ersichtlich, dass unter dem Chip eine Entlüftungsöffnung positioniert<br />
werden muss um einen Lufteinschluss im Bauteil zu vermeiden.<br />
Abbildung 17: Einfallstellen auf der Substratoberseite (V03)<br />
Im Bereich der Übergänge vom Substrat zu der Erhebung über dem Chip entstehen wie in<br />
Abbildung 17 ersichtlich sehr große Einfallstellen, welche zu mechanischen Problemen<br />
sowie ungünstigen Verhältnissen in Bezug auf Laserstrukturierung und anschließender<br />
Metallabscheidung führen können.<br />
Aufgrund dieser Ergebnisse wurde eine weitere Variante mit Filmanguss simuliert. Hierbei<br />
wurde die Substratgröße von 20mm x 30mm auf 20mm x 20mm reduziert. Zusätzlich wurde<br />
die Chipaufnahme so konstruiert, dass die zu strukturierende Seite des Substrats eben ist.<br />
Dadurch kann die Schmelze noch besser über den Chip geleitet werden und der Nachdruck<br />
beim Umspritzprozess besser auf der zu strukturierenden Seite des Substrates wirken. Dies<br />
sollte dazu führen, dass die Einfallstellen auf der zu strukturierenden Seite reduziert werden.<br />
In Abbildung 18 ist zu sehen, dass auch bei dieser Variante die Schmelze zuerst über den<br />
Chip fließt, so das zusätzliche Niederhalter für den Chip im Werkzeug nicht notwendig sind.<br />
20
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Abbildung 18: Schmelzetemperatur und Füllverhalten bei Filmanguss (V04)<br />
In Abbildung 19 sind die Einfallstellen auf der zu strukturierenden Substratseite dargestellt.<br />
Aufgrund der überarbeiteten Demonstratorgeometrie und veränderten Chipplatzierung<br />
konnten die Einfallstellen um ca. 50% reduziert werden.<br />
Abbildung 19: Einfallstellen auf der Substratoberseite (V04)<br />
21
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
3. 2 Spritzgusswerkzeug und Spritzgussprozess<br />
3.2.1 Aufbau des Spritzgusswerkzeugs mit erstem Werkzeugeinsatz<br />
Basierend auf den Ergebnissen der durchgeführten Simulationen wurden ein<br />
Spritzgusswerkzeug mit einem Werkzeugeinsatz mit Filmanguss aufgebaut. Der erste<br />
Werkzeugeinsatz (1V1) wurde für einen Demonstrator mit einer Chipgröße von 6,6mm x<br />
6,6mm ausgelegt. Die Wandstärke des Thermoplasten über dem Chip betrug dabei ca.<br />
400µm.<br />
Formplatte<br />
Werkzeugeinsatz<br />
Kavität mit Chipaufnahme<br />
Angusskanal<br />
Zwischenplatte<br />
Leiste<br />
Aufspannplatte<br />
Sitz des Auswerferpakets<br />
Abbildung 20: Untere Werkzeughälfte<br />
Chip<br />
Fixierung des Chips<br />
Auflagefläche des Chips<br />
Anspritzrichtung<br />
Abbildung 21: Chipaufnahme des ersten Werkzeugeinsatzes (1V1)<br />
22
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
In der unteren Werkzeughälfte (Abbildung 20) befinden sich der Werkzeugeinsatz mit Kavität<br />
und Chipaufnahme sowie die Auswerfer für die Entformung. Die Chipaufnahme ist so<br />
ausgelegt, dass der Chip wie in Abbildung 21 zu sehen ist nur in zwei Ecken und entlang<br />
einer Kante im Werkzeug aufliegt.<br />
Formplatte<br />
Werkzeugeinsatz<br />
Zwischenplatte<br />
Aufspannplatte<br />
Abbildung 22: Obere Werkzeughälfte<br />
In der oberen Werkzeughälfte (Abbildung 22) befindet sich der Werkzeugeinsatz mit<br />
Entlüftung sowie einem kleinen Teil des Angusskanals. Dieser Werkzeugeinsatz wurde so<br />
gefertigt, dass er für beide Chipgrößen einsetzbar ist, so dass bei Änderungen der<br />
Chipgröße und Variation der Wandstärke des Thermoplasten über dem Chip nur der untere<br />
Werkzeugeinsatz überarbeitet oder neu angefertigt werden muss.<br />
23
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
3.2.2 Untersuchungen zum Spritzgießprozess und Optimierung der<br />
Werkzeugeinsätze<br />
Mit dem in Kapitel 3.2.1 beschriebenen Spritzgusswerkzeug wurden erste Umspritzversuche<br />
mit Dummy- Chips ohne Chipmetallisierung durchgeführt. Es sollte überprüft werden, ob der<br />
Chip ohne Niederhalter in Position bleibt und ob der Chip den mechanischen Belastungen<br />
des Spritzgießprozesses standhält.<br />
Abbildung 23: Füllstudie mit erstem aufgebauten Spritzgusswerkzeug<br />
In einer Füllstudie (Abbildung 23) ist zu erkennen, dass die Fließfront der Schmelze <strong>am</strong> Chip<br />
zum Stehen kommt. Dadurch fließt die Schmelze links und rechts vom Chip schneller voran,<br />
schließt sich hinter diesem wieder, was schließlich zur Bildung von Bindenähten führt.<br />
Ursächlich für das Stoppen der Schmelzefront <strong>am</strong> Chip ist zum Einen die Reduzierung des<br />
Strömungsquerschnitts über dem Chip aber vermutlich auch die geringere Temperatur des<br />
Chips gegenüber dem Werkzeug, da der Chip mit Raumtemperatur in das Werkzeug<br />
eingelegt wird.<br />
Daraufhin wurde untersucht, ob durch das Erhöhen der Schmelzetemperatur von 335°C auf<br />
340°C, der Werkzeugtemperatur von 140°C auf 155°C sowie durch das Vorheizen der Chips<br />
auf einer Platte mit einer Plattentemperatur von 240°C eine Verbesserung hinsichtlich der<br />
Bindenähte bewirkt wird. Dieser Versuch brachte jedoch nicht die gewünschten<br />
Verbesserungen mit sich. Ein möglicher Lösungsansatz mit dem eine Verbesserung<br />
24
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
hinsichtlich der Bindenähte erreichbar sein könnte, könnte das Einbringen von Fließbremsen<br />
sein (Abbildung 24).<br />
Fließbremsen<br />
Abbildung 24: Schematische Darstellung der Fließbremsen im Werkzeugeinsatz<br />
Die Simulation zeigte jedoch, dass der Einfluss der Fließbremsen nicht ausgereicht hätte, um<br />
die Bindenähte zu vermeiden. Weiterhin hätten die Fließbremsen zusätzliche Einfallstellen<br />
auf der Substratoberseite zur Folge gehabt. Weitere Untersuchungen zur Bindenahtthematik<br />
wurden vorerst nicht durchgeführt.<br />
Nach dem Umspritzen der Chips wurden Querschliffe von den Substraten angefertigt. In den<br />
Querschliffen war zu sehen, dass bei allen Substraten die Chips während des<br />
Umspritzprozesses in der Chipaufnahme verblieben sind, so dass auf zusätzliche<br />
Niederhalter verzichtet werden kann. Weiterhin war ersichtlich, dass ein Großteil der Chips<br />
im Bereich der angussfernen Chipaufnahme beim Umspritzen beschädigt wurde.<br />
25
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Abbildung 25: Rissbildung im umspritzten Chip<br />
Ein möglicher Ansatz zur Vermeidung der Rissbildung im Chip ist die Verringerung des<br />
Drucks auf den Chip durch eine Reduzierung der Chipfläche von 6,6 x 6,6mm 2 auf 3,3 x<br />
2,2mm 2 sowie durch eine Vergrößerung der Auflagefläche des Chips. Dazu wurde für den<br />
kleineren Chip der in Abbildung 26 dargestellte Werkzeugeinsatz 2V1 gefertigt. Der Einsatz<br />
2V1 wurde so ausgelegt, dass die Wandstärke des Thermoplasten über dem Chip von bisher<br />
400µm auf unter 220µm reduziert wird.<br />
Werkzeugeinsatz 1V1<br />
Werkzeugeinsatz 2V1<br />
Abbildung 26: Werkzeugeinsätze 1V1 und 2V1 im Vergleich<br />
26
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Nach dem Umspritzen der Chips mit dem Werkzeugeinsatz 2V1 wurden die Substrate<br />
ebenfalls mit Querschliffen und Lichtmikroskopie untersucht (Abbildung 27).<br />
Thermoplast<br />
Riss<br />
Chip<br />
Chip<br />
Abbildung 27: Mit Werkzeugeinsatz 2V1 umspritzter Chip<br />
Auch die mit Werkzeugeinsatz 2V1 umspritzten Chips wiesen Risse im Bereich der<br />
angussfernen Chipaufnahme auf. Weiterhin ist in Abbildung 27 ersichtlich, dass die<br />
Schichtdicke des Thermoplasten über dem Chip auf unter 220µm reduziert werden konnte<br />
und die Spritzgussform zuverlässig gefüllt wurde.<br />
Parallel zu diesen Untersuchungen wurden im ersten Werkzeugeinsatz 1V1 Freistellungen in<br />
die Chipaufnahme eingebracht (Abbildung 28).<br />
27
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Abbildung 28: Werkzeugeinsatz 1V2 durch Modifikation des Werkzeugeinsatzes 1V1 mittels Einbringen<br />
von Freistellungen<br />
Diese Freistellungen dienten dafür, eventuell vorhandene Radien oder Unregelmäßigkeiten<br />
zwischen Chipauflagefläche und Anschlag zu beseitigen, und somit eine Beschädigung des<br />
Chips zu vermeiden. Der Einfluss der Freistellungen ist in Abbildung 29 schematisch<br />
dargestellt.<br />
Chip<br />
Anschlag<br />
Chip<br />
Anschlag<br />
Chip<br />
Anschlag<br />
Chipauflage-<br />
Chipauflagefläche<br />
Chipauflage-<br />
Chipauflagefläche<br />
Chipauflagefläche<br />
idealer Zustand<br />
realer Zustand ohne<br />
Freistellung<br />
Einfluss der<br />
Freistellung<br />
Abbildung 29: Schematische Darstellung der Auflagesituation des Chips<br />
Man erkennt, dass der Chip aufgrund eines Radius bzw. Grates im Bereich der<br />
Chipauflagefläche nicht mehr sauber aufliegen kann und nur noch punktuell aufliegt. Wird<br />
dieser Chip nun mechanisch belastet, führt dies an den Auflageflächen zu einer<br />
Beschädigung, da die ges<strong>am</strong>te Kraft auf eine sehr kleine Fläche wirkt.<br />
Nach der Modifikation des Werkzeugeinsatzes 1V1 zu 1V2 wurden erneut Chips mit einer<br />
Größe von 6,6 x 6,6mm 2 umspritzt. Die so hergestellten Demonstratoren wurden wieder<br />
mittels Querschliffen und Lichtmikroskopie untersucht. Bei dieser Variante wurden keine<br />
sichtbaren Risse mehr festgestellt. Das Einbringen von Freistellungen in der Chipaufnahme<br />
28
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
trägt somit dazu bei, dass durch den Spritzgussprozess keine sichtbaren Risse im Chip<br />
auftreten.<br />
Um die Wandstärke des Thermoplasten über dem Chip deutlich zu reduzieren wurde ein<br />
neuer Werkzeugeinsatz 3V1 für die Chipgröße 6,6 x 6,6mm 2 gefertigt. Bei der Analyse der<br />
umspritzten Chips zeigte sich, dass bei dieser Variante ebenfalls keine sichtbaren Risse<br />
auftraten. Weiterhin konnte die Wandstärke des Thermoplasten über dem Chip von<br />
ursprünglich ca.400µm auf ca. 280µm reduziert werden.<br />
Thermoplast<br />
Chip<br />
Abbildung 30: Mit Werkzeugeinsatz 3V1 umspritzter Chip<br />
Aufbauend auf den Erkenntnissen mit Werkzeugeinsatz 1V2 wurde auch für die Chipgröße<br />
2,2 x 3,3 mm 2 ein neuer Werkzeugeinsatz angefertigt, bei dem ebenfalls die Freistellungen in<br />
der Chipaufnahme integriert wurden (Abbildung 31).<br />
Abbildung 31: Werkzeugeinsatz 4V1 für Chipgröße 2,2 x 3,3mm 2<br />
29
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Bei der Untersuchung der mit dem Werkzeugeinsatz 4V1 umspritzten Testchips traten<br />
ebenfalls keine sichtbaren Risse auf. Jedoch k<strong>am</strong> es an der Chipkante, im Bereich der<br />
Auflageflächen im Spritzgusswerkzeug, bei etwa 50% der umspritzten Chips zu<br />
Muschelbrüchen.<br />
Grat<br />
Abbildung 32: Muschelbrüche an der Chipkannte (links) verursacht durch einen Grat in der Chipaufnahme<br />
(Rechts)<br />
Bei Untersuchungen des Werkzeugeinsatzes im REM wurden im Bereich der Freistellung auf<br />
Höhe der Chipauflagefläche kleine Grate festgestellt. Die Auswirkungen dieser Grate sind<br />
schematisch in Abbildung 33 dargestellt.<br />
Chip<br />
Anschlag<br />
Grat<br />
Chip<br />
Anschlag<br />
Chipauflagefläche<br />
Chipauflagefläche<br />
Abbildung 33: Schematische Darstellung Grat im Freistich<br />
Als mögliche Ursache für die Muschelbrüche wurde angenommen, dass die vorhandenen<br />
Auswerferstifte zu weit vom Chip entfernt sind. Dadurch kommt es beim Auswerfen des<br />
Substrats aus dem Spritzgusswerkzeug zu einer ungleichmäßigen Entformung, was dazu<br />
führt, dass der Chip auf den Grat gedrückt wird was dann zum Muschelbruch führt.<br />
30
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Loch für<br />
Auswerferstift<br />
Abbildung 34: Überarbeitung des Werkzeugeinsatzes 4V1 zum Werkzeugeinsatz 4V2<br />
Daher wurden in einer weiteren Variante in das bisherige Spritzgusswerkzeug vier weitere<br />
Auswerferstifte in Chipnähe integriert. Anschließend wurden wiederum Chips umspritzt und<br />
lichtmikroskopisch auf Muschelbrüche untersucht. Das Auftreten der Muschelbrüche konnte<br />
durch die Integration der zusätzlichen Auswerferstifte nicht vollständig vermieden werden,<br />
jedoch konnte die Auftrittswahrscheinlichkeit der Muschelbrüche von über 50% auf unter<br />
10% reduziert werden.<br />
Um die Muschelbrüche vollständig zu vermeiden, muss bei der Anfertigung eines weiteren<br />
Werkzeugeinsatzes die Frässtrategie für die Herstellung des Freistichs in der Chipaufnahme<br />
optimiert werden.<br />
31
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Eine Übersicht über alle angefertigten und modifizierten Werkzeugeinsätze zeigt Tabelle1.<br />
Tabelle 1: Übersicht der gefertigten Werkzeugeinsätze<br />
Chipgröße<br />
[mm 2 ]<br />
Werkzeugeinsatz<br />
Wandstärke<br />
µm]<br />
Modifikationen<br />
Ergebnisse<br />
6,6 x 6,6 1V1 400 Risse im Chip<br />
6,6 x 6,6 1V2 400 Einbringen von Freistellungen<br />
in der<br />
Chipauflagefläche<br />
6,6 x 6,6 3V1 280 Einbringen von<br />
Freistellungen in der<br />
Chipauflagefläche<br />
Reduzierung der<br />
Wandstärke<br />
3,3 x 2,2 2V1 215 Verringerung der<br />
Chipfläche<br />
Reduzierung der<br />
Wandstärke<br />
3,3 x 2,2 4V1 215 Einbringen von<br />
Freistellungen in der<br />
Chipauflagefläche<br />
3,3 x 2,2 4V2 215 Einbringen<br />
zusätzlicher Auswerfer<br />
in Chipnähe<br />
Keine Risse im Chip<br />
erkennbar<br />
Keine Risse im Chip<br />
erkennbar<br />
Form wird gefüllt<br />
Risse im Chip<br />
Form wird gefüllt<br />
Keine Risse im Chip<br />
erkennbar<br />
Form wird gefüllt<br />
Muschelbrüche auf<br />
Chiprückseite<br />
Muschelbrüche auf<br />
Chiprückseite nicht<br />
vollständig beseitigt aber<br />
Auftrittswahrscheinlichkeit<br />
reduziert<br />
32
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
3.2.3 Untersuchungen zum Verbund zwischen Chip und Thermoplast<br />
Der verwendete Thermoplast LCP Vectra E840i LDS geht wie alle LCP-Typen beim<br />
Umspritzen keine stoffschlüssige Verbindung mit anderen Materialen ein. Es stellt sich daher<br />
die Frage, ob beim Umspritzen der Chips mit LCP ein spaltfreier Verbund realisiert werden<br />
kann.<br />
Um eine erste Aussage über den Verbund machen zu können, mussten Querschliffe von den<br />
Packages angefertigt werden. In diesen Querschliffen (Abbildung 35) ist zwischen Chip und<br />
Thermoplast ein Spalt erkennbar.<br />
Thermoplast<br />
Spalt<br />
Chip<br />
Abbildung 35 Spalt zwischen Chip und Thermoplast in der Chipmitte (Chipgröße 6,6 x 6,6mm 2 )<br />
Nach der Auswertung von verschiedenen Querschliffen konnte festgestellt werden, dass<br />
zwischen Chip und Kunststoff in der Mitte des Chips ein Spalt von bis zu 9µm vorhanden ist,<br />
welcher nach außen hin immer geringer wird.<br />
0µm 0µm 0µm<br />
2-4µm<br />
Chipmetallisierung<br />
0µm<br />
2-4µm<br />
9µm<br />
2-4µm<br />
0µm<br />
2-4µm<br />
Spaltweite zwischen Chip und<br />
2-4µm<br />
Thermoplast<br />
0µm<br />
0µm<br />
0µm<br />
Abbildung 36: Verteilung der Spaltweite über der Chipfläche<br />
33
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
In den Randbereichen des Chips ist keine Abhebung des Kunststoffs vom Chip zu erkennen,<br />
was auf eine mechanische Verspannung schließen lässt.<br />
Um auch kleine Spalte zu detektieren, wurden erste Versuche mit einer verhältnismäßig<br />
einfach umzusetzenden Methode durchgeführt. Die zu untersuchenden Substrate wurden bei<br />
Raumtemperatur und bei 50°C für 24 Stunden in einer gesättigten<br />
Blei(II)acetatlösung gelagert. Wenn sich zwischen Chip und Thermoplast ein Spalt befindet<br />
der von außen zugänglich ist, sollte die Blei(II)acetatlösung eindringen und anschließend<br />
mittels Röntgendurchstrahlprüfung nachweisbar sein.<br />
Substratrückseite<br />
Unbehandeltes Substrat<br />
Chip<br />
24h @ 50°C gelagert<br />
in Blei(II)acetat<br />
24h @ RT gelagert in<br />
Blei(II)acetat<br />
Abbildung 37: Röntgendurchstrahlprüfung eines umspritzten Chips<br />
Wie in Abbildung 37 zu sehen ist, konnte ein Eindringen der Blei(II)acetatlösung in das<br />
Package nur auf der Substratrückseite bei Substraten nachgewiesen werden, welche bei<br />
einer Temperatur von 50°C in der Lösung gelagert wurden. Die Analysemethode schließt<br />
aber nicht aus, dass auch bei den Substraten, welche bei Raumtemperatur gelagert wurden,<br />
34
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
kein Spalt zwischen Chip und Kunststoff vorhanden ist. Ist im Randbereich des Substrats<br />
kein Spalt vorhanden sondern nur in der Substratmitte, kann die Blei(II)acetatlösung nicht<br />
eindringen.<br />
Eine zerstörungsfreie Analysemethode von verbundfreien Bereichen zwischen Thermoplast<br />
und Chip ist die Akustomikroskopie. Dabei werden die Substrate in einer Flüssigkeit gelagert<br />
und mit Schallwellen abgescannt ähnlich wie bei einem Sonar. Dazu wurden die in Abbildung<br />
38 aufgeführten Substrate <strong>am</strong> Institut für Akustomikroskopie Dr. Krämer GmbH untersucht.<br />
Abbildung 38: Untersuchungen verschiedener Substrate mit dem Akustomikroskop<br />
35
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Mit dieser Methode kann eine Aussage getroffen werden, ob es in dem Package Bereiche<br />
gibt, in denen der Chip keinen Verbund zum Thermoplasten hat, aber es kann keine<br />
Aussage über die Spaltweite getroffen werden. In allen untersuchten Packages konnten<br />
Bereiche identifiziert werden, in denen der Chip keinen Verbund zum Thermoplasten<br />
aufweist<br />
Um zu untersuchen, ob eine stoffschlüssige Anbindung des Thermoplasten an den Chip<br />
erreicht werden kann, wurden Versuche mit Haftvermittlern auf Silanbasis durchgeführt.<br />
Dazu wurden Chips mit der Kantenlänge 6,6mm x 6,6mm vor dem Umspritzen zuerst mit 2-<br />
Propanol gereinigt und getrocknet. Anschließend wurden die in Tabelle 2 aufgeführten<br />
Haftvermittler durch ein einfaches Tauchverfahren aufgebracht. Danach wurden die Chips<br />
unter einem Heißluftstrom getrocknet.<br />
Tabelle 2: Untersuchte Haftvermittler auf Silanbasis<br />
Die so vorbehandelten Chips wurden anschließend umspritzt, quergeschliffen und<br />
lichtmikroskopisch untersucht. Die Querschliffe zeigten im Vergleich zu den Querschliffen<br />
von Demonstratoren mit unvorbehandelten Chips keinen verbesserten Verbund. Durch die<br />
eingesetzten Haftvermittler kann daher im Spritzguss keine stoffschlüssige Verbindung von<br />
LCP und Chip erreicht werden.<br />
36
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
4. Untersuchungen zur Chipkontaktierung mit Laserdirektstrukturierung<br />
und Metallisierung<br />
Der Laserdirektstrukturierungsprozess sowie der Laserbohrprozess des Thermoplasten über<br />
den chipseitigen Bumps des Packages sowie die anschließende außenstromlose<br />
Metallisierung der lasergebohrten Sacklöcher sind entscheidende Technologieschritte für die<br />
erfolgreiche Ankontaktierung des umspritzten Chips. Erste Erfahrungen zum Laserbohren<br />
und Metallisieren von Vias in laserdirektstrukturierten Thermoplasten konnten bereits in<br />
einem <strong>IGF</strong>-Vorhaben ges<strong>am</strong>melt werden [<strong>IGF</strong>03].<br />
Bei der Realisierung der neuartigen Chippackages ist nun die Herausforderung,<br />
Laserbohrpar<strong>am</strong>eter für zuverlässige Sacklochbohrungen, welche vollständig auf dem<br />
Chipkontakt liegen und diesen nicht beschädigen, zu erarbeiten. Dabei muss auch weiterhin<br />
gewährleistet sein, dass die Oberfläche der lasergebohrten Sacklöcher für die nachfolgende<br />
außenstromlose Metallisierung aktiviert wird. Weiterhin stellt auch die außenstromlose<br />
Metallisierung von Sacklöchern grundsätzlich eine weitaus größere Herausforderung<br />
gegenüber der Metallisierung von Durchgangslöchern dar, da in Sacklöchern deutlich<br />
ungünstigere Strömungsbedingungen für den Elektrolytaustausch vorliegen.<br />
4.1 Vorversuche auf umspritzten Dummychips<br />
Da der Entwurf und die Beschaffung der Testchips einige Zeit in Anspruch nahm, wurden zu<br />
Beginn erste Versuche zum Laserbohren und Metallisieren an Substraten durchgeführt, bei<br />
denen ein Dummychip (Siliziumplättchen ohne Padstrukturen) umspritzt wurde. Für den<br />
ersten Laserbohrversuch wurde das in Abbildung 39 gezeigte Layout verwendet.<br />
37
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Abbildung 39: Bohrlayout für den ersten Laserbohrversuch auf Packages mit Dummychips<br />
Hiermit konnten die Vor- und Nachteile folgender Bohrstrategien untersucht werden:<br />
Perkussionsbohren:<br />
Beim Perkussionsbohren werden viele Einzelpulse auf der gleichen Stelle platziert, dadurch<br />
ist diese Bohrstrategie sehr schnell für das Bohren von Vias mit kleinen Durchmessern. Der<br />
Nachteil ist jedoch, dass auf diese Art und Weise nur Vias mit sehr kleinen Durchmessern<br />
erzeugt werden können.<br />
Wendelbohren:<br />
Beim Wendelbohren beschreibt der Laser eine Kreisbahn. Dies ermöglicht die Herstellung<br />
von Vias mit größeren Durchmessern, ist aber zeitaufwändiger als das Perkussionsbohren.<br />
Weiterhin ist es ab einem gewissen Viadurchmesser für eine zuverlässige Öffnung des Vias<br />
notwendig, dass mehrere Kreisbahnen mit unterschiedlichen Durchmessern strukturiert<br />
werden müssen.<br />
Abbildung 40: Schematische Darstellung zum Wendel- bzw. Perkussionsbohren<br />
38
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Nach der Laserstrukturierung wurden die Substrate in einer 2%-igen Mucasollösung<br />
nasschemisch bei Raumtemperatur mit Ultraschallunterstützung gereinigt, aussenstromlos<br />
mit ca. 5µm Kupfer, ca. 5µm Nickel und ca. 0,1µm Gold beschichtet und lichtmikroskopisch<br />
untersucht.<br />
Perkussionsbohrung<br />
Wendelbohrung (eine Wendel)<br />
Wendelbohrung (eine Wendel)<br />
Wendelbohrung (vier Wendeln)<br />
Abbildung 41: Querschliffe durch Vias mit unterschiedlicher Größe und unterschiedlicher Bohrstrategie<br />
Abbildung 42: Beschädigung des Chips bei Wendelbohrung (links), Perkussionsbohrung (rechts)<br />
39
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Wie in Abbildung 42 zu erkennen ist, wurde der Chip durch den Laserstrahl beschädigt. Dies<br />
ist auf einen zu hohen Energieeintrag durch zu viele Laserpulse beim Perkussionsbohren<br />
bzw. zu viele Überfahrten beim Wendelbohren zurückzuführen. Weiterhin ist festzustellen,<br />
dass bei größeren Viadurchmessern die Vias mit mehreren Wendeln unterschiedlichen<br />
Durchmessers gebohrt werden müssen, da diese sonst nicht zuverlässig geöffnet werden<br />
und ein Zapfen in der Vi<strong>am</strong>itte zurück bleiben kann. Es ist auch festzustellen, dass bei den<br />
Vias mit den kleinen Durchmessern die Metallisierung im Loch nur bis etwa zur halben<br />
Viatiefe aufwächst.<br />
Für den zweiten Vorvesuch wurde die Laserbohrstrategie wie in Abbildung 43 dargestellt<br />
variiert. Bei diesem Versuch wurden Vias mit unterschiedlichen Durchmessern durch eine<br />
unterschiedliche Anzahl von Wendeln mit unterschiedlichsten Wendeldurchmessern erzeugt.<br />
Abbildung 43: Bohrlayout für den zweiten Laserbohrversuch auf Packages mit Dummychips<br />
Im Anschluss wurden die Substrate mit denselben Prozesspar<strong>am</strong>etern wie im ersten<br />
Laserbohrversuch gereinigt und metallbeschichtet. Es konnten alle Vias zuverlässig bis zum<br />
Chip geöffnet werden.<br />
40
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Abbildung 44: Ergebnisse des zweiten Versuchs zum Laserbohren<br />
Auch bei dem zweiten Laserbohrversuch wurden die Viainnenwände nicht komplett<br />
metallisiert.<br />
Weiterhin ist die nasschemische Reinigung mit der 2%-igen Mucasollösung bei<br />
Raumtemperatur und mit Ultraschallunterstützung nicht ausreichend, da es im Bereich der<br />
lasergebohrten Vias vermehrt zu unerwünschtem Metallwildwuchs kommt (Abbildung 45).<br />
Abbildung 45: Fremdabscheidung auf der Substratoberseite<br />
Als Ursache dafür wurde die starke Laserdebris, welche beim Laserbohren von Sacklöchern<br />
entsteht, angenommen.<br />
41
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Daraufhin wurden Versuche zur Optimierung der Reinigung sowie Versuche mit<br />
unterschiedlichen Metallisierungspar<strong>am</strong>etern durchgeführt.<br />
Reinigungsvariante 1 (R1):<br />
Standardreinigung in einer 2%-igen Mucasollösung bei Raumtemperatur mit Ultraschall–<br />
unterstützung (als Referenz)<br />
Reinigungsvariante 2 (R2):<br />
Hier wurden die Substrate in einem ersten Schritt in 2-Propanol getaucht. Dies sollte die<br />
Benetzung der Vias und Substratoberfläche verbessern, so dass anschließend das<br />
Reinigungsmedium sowie der Elektrolyt besser auf der Substratoberfläche benetzen bzw. in<br />
die Vias eindringen kann. Anschließend erfolgte die Standardreinigung (R1).<br />
Reinigungsvariante 3 (R3):<br />
Bei dieser Variante erfolgte die Reinigung der Substrate mittels CO 2 – Schneestrahl–<br />
verfahren. Bei diesem Verfahren wird ein CO 2 – Schneestrahl mittels Druckluft beschleunigt.<br />
Die CO 2 – Schneekristalle treffen mit hoher Geschwindigkeit auf die Substratoberfläche und<br />
sublimieren. Die dabei freiwerdende Energie trägt die an der Oberfläche haftende<br />
Laserdebris ab ohne dabei das Substrat mechanisch anzugreifen. Anschließend erfolgte<br />
wieder die Standardreinigung (R1).<br />
Bei den Metallisierungsversuchen wurden 2 Varianten durchgeführt welche sich durch die<br />
Einspannung der Substrate im Gestell und somit durch die Strömungssituation im<br />
Elektrolyten unterschieden.<br />
Metallisierungsvariante 1 (M1):<br />
In dieser Variante wurden die Substrate standardmäßig an der Öse im Gestell befestigt<br />
(Abbildung 46), so dass der Elektrolyt waagrecht an der Substratoberfläche vorbeiströmt.<br />
42
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Metallisierungsvariante 1 Metallisierungsvariante 2<br />
Substratbewegung<br />
Substratbewegung<br />
Abbildung 46: Bewegung der Substrate im Elektrolyt<br />
Metallisierungsvariante 2 (M2):<br />
Entgegengesetzt zur Variante 1 wurden die Substrate so im Gestell positioniert, dass die<br />
Öffnungen der Vias nach oben ausgerichtet waren. Dies bewirkte zum Einen, dass die bei<br />
der außenstromlosen Metallabscheidung entstehenden Prozessgase besser aus dem Via<br />
entweichen konnten und dass durch die integrierte Warenbewegung der Elektrolyt in die Vias<br />
gedrückt wurde und somit eine verbesserte Metallisierung der Sacklochinnenwände zu<br />
erwarten war.<br />
Im Anschluss wurden lichtmikroskopische Aufnahmen von den Substratoberflächen gemacht<br />
und die Qualität der Metallisierung mittels Röntgentomographie analysiert.<br />
43
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Reinigung /<br />
Metallisierung<br />
Substratoberfläche<br />
Röntgentomographie<br />
R1 M1<br />
R1 M2<br />
R2 M1<br />
R2 M2<br />
R3 M1<br />
R3 M2<br />
Abbildung 47: Ergebnis der Untersuchungen zum Reinigen und Metallisieren<br />
44
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Wie in der Abbildung 47 zu sehen ist, erfolgte bei den Kombinationen R1M2 sowie R2M2<br />
eine unzureichende Reinigung der Substratoberfläche, da es bei diesen beiden<br />
Kombinationen zu erheblichem Metallwildwuchs (glänzender Bereich zwischen den Vias)<br />
k<strong>am</strong>. Weiterhin ist zu erkennen, dass die beste Reinigung der Substratoberfläche durch das<br />
CO 2 – Schneestrahlverfahren erzielt wurde.<br />
Bei der Metallisierung der Vias war die Variante M2 deutlich besser, da hierbei die Vias vom<br />
Elektrolyten angeströmt werden.<br />
Abschließend zu den Versuchen mit umspritzten Dummychips wurden Substrate mit dem für<br />
die 4-Leitermessung vorgesehenem Layout (Abbildung 48) gefertigt. Mit den in den<br />
Vorversuchen verwendeten Dummychips konnten zwar keine 4-Leitermessungen<br />
durchgeführt werden, aber es konnte mittels Röntgentomographie untersucht werden, ob alle<br />
Vias bis zum Chip metallisiert wurden und ob etwaige Kurzschlüsse oder Fehlstellen zu<br />
erwarten waren.<br />
Abbildung 48: Layout für die 4-Leitermessung<br />
45
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Metallisierung<br />
auf dem MID<br />
Chip<br />
Thermoplast<br />
Metallisiertes<br />
Via<br />
Metallisierung<br />
auf dem MID<br />
Abbildung 49: Röntgentomographie eines metallisierten Testsubstrates mit 4-Leiter-Messstruktur<br />
Wie in Abbildung 49 zu sehen ist, konnten alle Vias komplett bis zur Chipoberfläche<br />
metallisiert werden. Weiterhin wurden keine Unterbrechungen in den Leiterzügen oder<br />
Kurzschlüsse detektiert.<br />
4.2 Vorversuche auf umspritzten Testchips<br />
Für die ersten Versuche wurden Testchips mit der Größe 6,6mm x 6,6mm und einer<br />
Padfläche von 450µm x 450µm verwendet. Weiterhin stand zu diesem Zeitpunkt nur ein<br />
Spritzgusswerkzeug für Substrate mit einer Wandstärke des Thermoplasten über dem Chip<br />
von ca. 400µm zur Verfügung.<br />
Für die ersten Laserbohrversuche wurden die in Tabelle 3 aufgeführten Bohrpar<strong>am</strong>eter<br />
sowie das in Abbildung 50 dargestellte Layout zur 2-Leitermessung verwendet. D<strong>am</strong>it<br />
wurden Vias mit einem Durchmesser von ca. 300µm hergestellt.<br />
Tabelle 3: Bohrpar<strong>am</strong>eter für den ersten Laserbohrversuch auf umspritzten Testchips<br />
46
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Reihe 1 2 3 4 5 6<br />
Abbildung 50: Layout für die 2-Leitermessung<br />
Nach dem Laserbohren und Laserstrukturieren wurden die Substrate CO 2 – Schneestrahl<br />
gereinigt und mit der Metallisierungsvariante M2, das heißt die Vias werden angeströmt,<br />
prozessiert.<br />
Danach erfolgte eine Durchgangsprüfung von Via zu Chipmetallisierung mittels 2-<br />
Leitermessung. Vermessen wurden vier Substrate mit jeweils 48 Vias (Abbildung 51).<br />
Abbildung 51: Widerstand der Daisy-Chain Strukturen<br />
Um die Position der lasergebohrten Vias zu den Chippads zu überprüfen, wurden die<br />
Substrate mittels Röntgentomographie analysiert.<br />
47
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Vi<strong>am</strong>etallisierung / Metall<br />
auf dem MID<br />
Chippads<br />
Abbildung 52: CT- Aufnahme eines metallisierten Substrats mit umspritzten Testchips<br />
Abbildung 51 und Abbildung 52 zeigen, dass sämtliche Vias vollständig auf den<br />
Chipkontakten platziert werden konnten und elektrisch leitend waren. In Abbildung 53 ist<br />
jedoch zu erkennen, dass die chipseitigen Kupferpads durch den Laserbohrprozess<br />
beschädigt wurden.<br />
Vi<strong>am</strong>etallisierung / Metall<br />
auf dem MID<br />
Thermoplast<br />
Chippad<br />
Chip<br />
Abbildung 53: Querschliff durch ein Via mit umspritztem Testchip (erster Vorversuch)<br />
Daraufhin wurde ein weiterer Versuch durchgeführt, bei dem wie in Tabelle 4 aufgeführt die<br />
Anzahl der Überfahrten pro Wendeldurchmesser variiert wurde. Dieser Versuch diente der<br />
Ermittlung eines Laserbohrpar<strong>am</strong>eters, mit dem die Vias zuverlässig bis zum Pad geöffnet<br />
werden ohne dass der Chip beschädigt wird.<br />
48
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Tabelle 4: Variation der Bohrpar<strong>am</strong>eter beim zweiten Vorversuch auf umspritzten Testchips<br />
Wendeldurchmesser [mm] 0,007 0,13 0,19 0,25<br />
Überfahrten Reihe 1 15 15 15 15 2,36<br />
Überfahrten Reihe 2 12 12 12 12 2,00<br />
Überfahrten Reihe 3 9 9 9 9 1,63<br />
Überfahrten Reihe 4 9 12 13 13 2,00<br />
Überfahrten Reihe 5 9 15 15 15 2,23<br />
Überfahrten Reihe 6 9 12 15 15 2,13<br />
Bohrzeit für 8 Vias<br />
(nicht optimiert) [s]<br />
In Abbildung 54 ist zu sehen, dass bei allen Bohrpar<strong>am</strong>etern die Vias bis zum Chip geöffnet<br />
wurden.<br />
Abbildung 54: Querschliffe durch metallisierte Vias mit unterschiedlichen Bohrpar<strong>am</strong>etern<br />
49
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Der Bohrpar<strong>am</strong>eter 1 wurde lediglich zum Vergleich mit dem vorhergehenden<br />
Laserbohrversuch verwendet. Bei den Bohrpar<strong>am</strong>etern 2, 4, 5 und 6 wurde das Pad jeweils<br />
zuverlässig und vollständig geöffnet, jedoch wurden keine signifikanten Unterschiede<br />
beobachtet. Der Bohrpar<strong>am</strong>eter 3 unterscheidet sich von den anderen dahingehend, dass<br />
das Via nicht über den ges<strong>am</strong>ten Durchmesser von ca. 300µm sondern nur in der Mitte<br />
(Durchmesser ca. 100µm) bis zum Pad geöffnet wurde. Die Ergebnisse waren jedoch sehr<br />
reproduzierbar, somit ist dieser Par<strong>am</strong>eter ein sehr interessanter Ansatz für die<br />
Ankontaktierung von kleinen Chippads. Vorteil dieser Viageometrie ist, dass sie im oberen<br />
Bereich ein relativ kleines Aspektverhältnis hat und erst im untersten Bereich verengt ist, was<br />
sich positiv auf die Metallabscheidung auswirkt. Basierend auf diesen Ergebnissen wurden<br />
die Bohrpar<strong>am</strong>eter 3 und 4 für weitere Untersuchungen verwendet.<br />
Im Folgenden werden Untersuchungen zum Einfluss von Gestellrüttlern auf die<br />
Metallisierung der Vias dargestellt. Durch den Einsatz von Gestellrüttlern sollen die bei dem<br />
Metallisierungsprozess entstehenden Prozessgase schneller und zuverlässiger aus dem Via<br />
entweichen können. Somit sollte eine Verbesserung der Vi<strong>am</strong>etallisierung erreicht werden.<br />
Für diese Untersuchung wurde das in Abbildung 55 dargestellte Layout für die 4-<br />
Leitermessung verwendet.<br />
Vias Chipmetallisierung Leiterbildauf dem MID<br />
Abbildung 55: Layout für die 4-Leitermessung bei der Chipgröße 6,6mm x 6,6mm<br />
und einer Padgröße 450µm x 450µm<br />
50
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Untersucht wurden die in Tabelle 5 aufgeführten Metallisierungsvarianten und<br />
Bohrpar<strong>am</strong>eter. Der obere Viadurchmesser betrug dabei ca. 300µm.<br />
Tabelle 5: Untersuchte Metallisierungsvarinaten und Bohrpar<strong>am</strong>eter<br />
Metallisierungsvariante Bohrpar<strong>am</strong>eter 3 Bohrpar<strong>am</strong>eter 4<br />
M1<br />
(Vias werden vom Elektrolyt nicht angeströmt)<br />
M2<br />
(Vias werden vom Elektrolyt angeströmt)<br />
5 Substrate 5 Substrate<br />
5 Substrate 5 Substrate<br />
M1 mit Rüttler 5 Substrate 5 Substrate<br />
M2 mit Rüttler 5 Substrate 5 Substrate<br />
Im Anschluss an die Metallisierung der Substrate erfolgte die elektrische Vermessung der<br />
Einzelviawiderstände. Die Einzelviawiderstände von Metallisierungsvariante M1 lagen bei<br />
allen untersuchten Bohrpar<strong>am</strong>etern in dem Bereich zwischen 0,1Ω und 10Ω. Diese Werte<br />
sind sehr hoch und weisen eine extrem hohe Streuung auf. Die Ergebnisse von<br />
Metallisierungsvariante M2 sind in Abbildung 56 dargestellt.<br />
25,00<br />
Widerstand [mOhm]<br />
20,00<br />
15,00<br />
10,00<br />
5,00<br />
0,00<br />
1<br />
Bohrpar<strong>am</strong>eter 4 ohne Rüttler<br />
Bohrpar<strong>am</strong>eter 3 ohne Rüttler<br />
Bohrpar<strong>am</strong>eter 4 mit Rüttler<br />
Bohrpar<strong>am</strong>eter 3 mit Rüttler<br />
Abbildung 56: Einfluss von Gestellrüttlern auf die Metallbeschichtung der Vias<br />
51
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Das Versuchsergebnis zeigt deutlich, dass eine zuverlässige Vi<strong>am</strong>etallisierung nur möglich<br />
ist, wenn der Elektrolyt die Sacklöcher direkt anströmt bzw. die Substrate so im Elektrolyten<br />
bewegt werden, dass der Elektrolyt in die Vias gepresst wird und die entstehenden<br />
Prozessgase aus den Vias entweichen können. Weiterhin ist ersichtlich, dass der Einsatz<br />
von Gestellrüttlern keinen signifikanten Einfluss auf die Sacklochmetallisierung hat. Es ist<br />
ebenso ersichtlich, dass der Viadurchmesser einen erheblichen Einfluss auf die<br />
Metallisierung hat. Abbildung 56 zeigt, dass die Vias welche mit Bohrpar<strong>am</strong>eter 3 erzeugt<br />
wurden gegenüber den Vias, welche mit Bohrpar<strong>am</strong>eter 4 hergestellt wurden, einen deutlich<br />
höheren Wiederstand aufweisen.<br />
4.3 Untersuchungen zu geometrischen Toleranzen beim Laserbohren<br />
Ein sehr wichtiger Aspekt beim Laserbohren stellt die Wiederholgenauigkeit der Ausrichtung<br />
der Laserstruktur bezüglich des Substrates dar. In der Regel wird die Laserstruktur auf<br />
einem Bauteil mit sichtbaren Bezugskanten ausgerichtet. Eine Herausforderung in diesem<br />
<strong>Projekt</strong> bestand darin, das Laserlayout auf den nicht sichtbaren Chip im Package<br />
auszurichten. Aus diesem Grund musste bereits beim Sägen der Chips und beim Aufbau des<br />
Spritzgusswerkzeugs auf sehr enge Toleranzen geachtet werden.<br />
Das Substrat wurde beim Einrichten des Laserprozesses an einem Anschlag positioniert.<br />
Anschließend erfolgte der Laserstrukturierungs- und Laserbohrprozess. Zur Überprüfung der<br />
Positionierung des Layouts wurde über dem Chip der Thermoplast entfernt und die Lage der<br />
Bohrungen auf dem Pad betrachtet und korrigiert. Im Anschluss daran erfolgte die<br />
Strukturierung sämtlicher Substrate.<br />
Für die Ermittlung der Wiederholgenauigkeit bei der Positionierung des Layouts wurden die<br />
Substrate nach der Laserstrukturierung metallisiert und mittels Röntgendurchstrahlverfahren<br />
analysiert und vermessen.<br />
Im ersten Schritt wurden Substrate vermessen, bei denen die Positionierung des<br />
Laserlayouts anhand der sichtbaren Strukturen auf dem Chip erfolgte. Für diesen Versuch<br />
wurden Substrate hergestellt, bei denen der Chip mit den Kontaktflächen nach unten liegend<br />
in die Spritzgussform eingelegt wurde. Anschließend erfolgte die Laserstrukturierung auf der<br />
Substratrückseite mit den zum Teil freiliegenden Chipkontakten. In Abbildung 57 ist ein<br />
solches Substrat sowie eine CT- Aufnahme zu sehen.<br />
52
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Abbildung 57: Wiederholgenauigkeit bei der Positionierung des Layouts unter Verwendung von<br />
Positioniermarken auf dem Chip<br />
Anschließend wurden die Substrate untersucht bei denen das Laserlayout an den<br />
Justiermarken, welche sich auf der Substrathalterung befinden, ausgerichtet wurde.<br />
Abbildung 58: Wiederholgenauigkeit bei der Positionierung des Layouts unter Verwendung von<br />
Positioniermarken auf der Spannvorrichtung<br />
53
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
In den Tabellen 6 und 7 sind die Ergebnisse der Vermessungen dargestellt.<br />
Tabelle 6: Vermessung des Laserlayouts bei Ausrichtung an den Chipstrukturen<br />
Messposition a1 b1 a2 b2<br />
Mittelwert aus 4 Substraten [µm] 87 76 91 99<br />
Standardabweichung [µm] 12 4 10 7<br />
Tabelle 7: Vermessung des Laserlayouts bei Ausrichtung an der Substrathalterung<br />
Messposition a1 b1 a2 b2<br />
Mittelwert aus 5 Substraten [µm] 118 89 179 197<br />
Standardabweichung [µm] 4 5 4 4<br />
Die Messergebnisse zeigen, dass es zwischen den beiden Justagevarianten für das<br />
Laserlayout keine signifikanten Unterschiede gibt. Weiterhin kann man die Aussage treffen,<br />
dass die Toleranzen durch das Chipsägen und Umspritzen kleiner ausfallen als erwartet<br />
wurde, da die Standardabweichung bei der Versuchsreihe mit Ausrichtung des Layouts an<br />
der Substrathalterung sehr gering war.<br />
Weiterhin wurde die Positioniergenauigkeit des Layouts auch bei Substraten mit Chips der<br />
Größe 3,3mm x 2,2mm und einer Padgröße von 250µm x 250µm untersucht. Es wurden die<br />
in Tabelle 8 aufgeführten Varianten untersucht.<br />
Tabelle 8: Untersuchte Varianten bei Chips mit der Padgröße von 250µm x 250µm<br />
Viadurchmesser [µm]<br />
Aspektverhältnis<br />
Variante 1 150 1,43<br />
Variante 2 175 1,23<br />
Variante 3 200 1,08<br />
54
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Chip Pad Vi<strong>am</strong>etallisierung<br />
Pad Chip<br />
Abbildung 59: Positioniergenauigkeit des Layouts auf einem Package mit Chips der Padgrößet 250µm x<br />
250µm<br />
Wie in der CT-Aufnahme (Abbildung 59) exemplarisch zu sehen ist, konnten selbst Vias mit<br />
einem Durchmesser von 200µm vollständig auf den Chipkontakten positioniert werden.<br />
4.4 Untersuchungen zu maximal möglichen metallisierbaren Aspektverhältnissen<br />
von lasergebohrten Sacklöchern<br />
Ziel dieser Untersuchungen war die Ermittlung maximal möglicher metallisierbarer<br />
Aspektverhältnisse von lasergebohrten Sacklöchern für eine zuverlässige Chipkontaktierung<br />
durch aussenstromlose Metallabscheidung. Alle Substrate wurden basierend auf den<br />
Ergebnissen aus Kapitel 4.1 nach der Laserstrukturierung mittels CO 2 –<br />
Schneestrahlreinigung prozessiert. Die Metallbeschichtung erfolgte mit der Metallisierungsvariante<br />
2 (M2) bei der Vias direkt vom Elektrolyten angeströmt wurden.<br />
In einem ersten Schritt wurden Substrate mit den in Tabelle 9 aufgeführten Viadurchmessern<br />
und Aspektverhältnissen hergestellt und mittels Daisy-Chain Messungen elektrisch<br />
charakterisiert. Anschließend erfolgte die Charakterisierung der Vias durch Querschliffe und<br />
lichtmikroskopische Untersuchungen.<br />
55
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Tabelle 9: Untersuchte Viadurchmesser und Aspektverhältnisse in Versuchsreihe 1<br />
Viadurchmesser [µm]<br />
Aspektverhältnis<br />
Variante 1 150 1,66<br />
Variante 2 175 1,42<br />
Variante 3 200 1,25<br />
Variante 4 225 1,11<br />
Variante 5 250 1,00<br />
Variante 6 275 0,91<br />
Das Ergebnis der Daisy-Chain Messungen in Abbildung 60 zeigt, dass ab einem Aspektverhältnis<br />
von ca. 1,1 der Mittelwert des Widerstandes über 8 Vias nahezu den gleichen Wert<br />
hat. Weiterhin ist zu sehen, dass ab einem Aspektverhältnis von ca. 1 und kleiner die<br />
Standardabweichung deutlich abnimmt. Da bei den Daisy-Chain Messungen jedoch auch die<br />
Zuleitungen einen sehr großen Einfluss haben, kann hier keine genauere Aussage über den<br />
Wert der Viawiderstände getroffen werden.<br />
Mittelwert von 12 Substraten mit je 8 Vias pro Durchmesser<br />
Widerstand über 8 Vias [Ohm]<br />
1,40<br />
1,20<br />
1,00<br />
0,80<br />
0,60<br />
0,40<br />
0,20<br />
0,00<br />
150 / 175 / 200 / 225 / 250 / 275 /<br />
1,66 1,42 1,25 1,11 1 0,91<br />
Viadurchmesser [µm] / Aspektverhältnis<br />
Abbildung 60: Widerstände in Abhängigkeit vom Viadurchmesser und Aspektverhältnis (Daisy-Cain<br />
Messungen)<br />
56
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Aspektverhältnis 1,6 Aspektverhältnis 1,42<br />
Kupferabscheidung auf der Lochinnenwand nicht gleichmäßig bis zum Pad.<br />
Aspektverhältnis 1,25 Aspektverhältnis 1,11<br />
Nur sehr dünne Kupferabscheidung auf der Lochinnenwand im unteren Viabereich.<br />
Aspektverhältnis 1 Aspektverhältnis 0,91<br />
Relativ gleichmäßige Kupferabscheidung auf der Lochinnenwand im ges<strong>am</strong>ten Via.<br />
Abbildung 61: Schliffbilder von Substraten mit lasergebohrten und metallisierten Sacklöchern<br />
57
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
In Abbildung 61 ist mit sinkendem Aspektverhältnis eine homogenere Vi<strong>am</strong>etallisierung zu<br />
beobachten. Vias mit einem Aspektverhältnis größer 1,25 zeigen eine unzureichende<br />
Kupferabscheidung und werden in weitere Untersuchungen nicht mehr einbezogen.<br />
Basierend auf diesen Ergebnissen wurde eine zweite Versuchsreihe durchgeführt, bei der<br />
Substrate mit den in Tabelle 10 aufgeführten Viadurchmessern und Aspektverhältnissen<br />
durch 4-Leitermessungen untersucht wurden. Für diese Untersuchungen wurden Substrate<br />
verwendet, bei denen der 6,6mm x 6,6mm große Chip mit den 450µm x 450µm großen Pads<br />
umspritzt wurde.<br />
Tabelle 10: Mittels 4-Leitermessung untersuchte Aspektverhältnisse (Chipgröße 6,6mm x 6,6mm;<br />
Padgröße 450µm)<br />
Viadurchmesser [µm]<br />
Aspektverhältnis<br />
Variante 3 200 1,25<br />
Variante 4 225 1,11<br />
Variante 5 250 1,00<br />
Mittels 4-Leitermessungen wurden die in Abbildung 62 aufgezeigten Widerstandswerte der<br />
Einzelvias ermittelt.<br />
Viawiderstand [mOhm]<br />
20,0<br />
18,0<br />
16,0<br />
14,0<br />
12,0<br />
10,0<br />
8,0<br />
6,0<br />
4,0<br />
2,0<br />
0,0<br />
Mittelwerte der Viawiderstände 12 Vias pro Substrat<br />
(Chipgröße 6,6mm x 6,6mm; Padgröße 450µm)<br />
1 2 3 4 5 MW 6 7 8 9 10 MW 11 12 13 14 15 MW<br />
Aspekt 1,25 Aspekt 1,11 Aspekt 1<br />
Substrat<br />
Abbildung 62: Viawiderstände in Abhängigkeit vom Aspektverhältnis (4-Leitermessung)<br />
58
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Betrachtet man den Mittelwert der Widerstände der Einzelvias, sieht man bei den hier<br />
untersuchten Par<strong>am</strong>etern keine signifikanten Unterschiede. Was jedoch auffällt ist, dass die<br />
Standardabweichung bei den Vias mit einem Aspektverhältnis von 1 deutlich geringer als bei<br />
den Vias mit höherem Aspektverhältnis ausfällt.<br />
Um eine genauere Aussage über das maximal mögliche metallisierbare Aspektverhältnis<br />
machen zu können, wurde eine weitere Versuchsreihe mit Substraten durchgeführt, bei<br />
denen der 3,3mm x 2,2mm große Chip mit den 450µm x 450µm großen Pads umspritzt<br />
wurde.<br />
Tabelle 11: Mittels 4-Leitermessung untersuchte Aspektverhältnisse (Chipgröße 2,2mm x 3,3mm;<br />
Padgröße 450µm)<br />
Viadurchmesser [µm]<br />
Aspektverhältnis<br />
Bohrpar<strong>am</strong>eter 1 150 1,43<br />
Bohrpar<strong>am</strong>eter 2 175 1,23<br />
Bohrpar<strong>am</strong>eter 3 200 1,08<br />
Bohrpar<strong>am</strong>eter4 225 0,96<br />
Mittels 4-Leitermessungen wurden die in Abbildung 63 aufgezeigten Widerstandswerte der<br />
Einzelvias ermittelt.<br />
Viawiderstand [mOhm]<br />
20,0<br />
18,0<br />
16,0<br />
14,0<br />
12,0<br />
10,0<br />
8,0<br />
6,0<br />
4,0<br />
2,0<br />
0,0<br />
Mittelwerte der Viawiderstände 4 Vias pro Substrat<br />
(Chipgröße 3,3mm x 2,2mm Padgröße 450µm)<br />
1<br />
2<br />
3<br />
4<br />
5<br />
MW<br />
6<br />
7<br />
8<br />
9<br />
10<br />
MW<br />
11<br />
12<br />
13<br />
14<br />
15<br />
MW<br />
16<br />
17<br />
18<br />
19<br />
20<br />
MW<br />
Aspekt 1,43 Aspekt 1,23 Aspekt 1,08 Aspekt 0,96<br />
Substrat<br />
Abbildung 63: Viawiderstände in Abhängigkeit vom Aspektverhältnis (4-Leitermessung)<br />
59
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
In Abbildung 63 ist eindeutig zu erkennen, dass es zwischen den Aspektverhältnissen 1,23<br />
und 1,08 einen großen Sprung beim Mittelwert des Einzelviawiderstandes gibt. Weiterhin ist<br />
auch eine deutlich höhere Standardabweichung zu erkennen, was darauf schließen lässt,<br />
dass geringe Prozessschwankungen zu großen Widerstandsänderungen bei Vias mit<br />
höheren Aspektverhältnissen führen.<br />
Chip<br />
Abbildung 64: Demonstrator mit 4-Leiter-Messstruktur (Chipgröße 2,2mm x 3,3mm); Substratoberseite<br />
(links); Substratrückseite (rechts)<br />
60
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
5. Umwelttests und Zuverlässigkeitsuntersuchungen<br />
Um Aussagen über die weitere Prozessierbarkeit hinsichtlich der Aufbau- und<br />
Verbindungstechnik, die Zuverlässigkeit sowie das Langzeitverhalten der neuartigen<br />
Chipkontaktierung machen zu können, wurden im Rahmen des <strong>Projekt</strong>es erste<br />
Untersuchungen zum Einfluss eines D<strong>am</strong>pfphasenlötprozesses auf den Viawiderstand sowie<br />
beschleunigte Alterungstests durchgeführt.<br />
5.1 Untersuchungen zum Einfluss eines bleifreien D<strong>am</strong>phasenlötprozess<br />
auf den Viawiderstand<br />
Sollen auf den neuartigen Packages weitere Bauelemente aufgebaut werden, so darf die<br />
Ankontaktierung der umspritzten Chips durch nachfolgende Prozessschritte nicht geschädigt<br />
werden. Daher wurde untersucht wie sich die Viawiderstände nach einem bzw. mehreren<br />
Lötprozessdurchläufen verhalten. Dafür wurden die Demonstratoren einem bleifreien<br />
D<strong>am</strong>pfphasenlötprozess mit dem in Abbildung 65 dargestelltem Lötprofil unterzogen<br />
250<br />
Temperatur [°C]<br />
200<br />
150<br />
100<br />
50<br />
0<br />
00:05 00:30 00:55 01:20 01:45 02:10 02:35 03:00 03:25<br />
Prozesszeit [min]<br />
Abbildung 65: Lötprofil zum bleifreien Löten in der D<strong>am</strong>pfphase<br />
61
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Da eine Onlinemessung der Viawiderstände während des D<strong>am</strong>pfphasenlötprozesses nicht<br />
möglich war, konnten die Viawiderstände nur vor und nach dem Lötprozess mittels 4-<br />
Leitermessung charakterisiert werden.<br />
Die Viawiderstände der prozessierten Substrate wurden jeweils vor dem Durchlauf, nach<br />
einem Durchlauf und nach 5 Durchläufen durch den D<strong>am</strong>pfphasenlötprozess vermessen.<br />
Um einen eventuellen Einfluss der Chipgröße auf das Verhalten der Viawiderstände zu<br />
ermitteln, wurden Substrate mit beiden Chipgrößen (6,6mm x 6,6mm und 2,2mm x 3,3mm)<br />
untersucht. Weiterhin wurde auch der Einfluss des Lötprozesses auf unterschiedliche<br />
Aspektverhältnisse der Vias bei den jeweiligen Chipgrößen untersucht.<br />
Viawiderstand [mOhm]<br />
20,0<br />
18,0<br />
16,0<br />
14,0<br />
12,0<br />
10,0<br />
8,0<br />
6,0<br />
4,0<br />
2,0<br />
0,0<br />
Mittelwerte der Viawiderstände 12 Vias pro Substrat (Chipgröße 6,6mm x<br />
6,6mm; Padgröße 450µm)<br />
1 2 3 4 MW 6 7 8 9 MW 11 12 13 14 MW<br />
Aspekt 1,25 Aspekt 1,11 Aspekt 1<br />
Mittelwert nach Metallbeschichtung<br />
Mittelwert nach 5 Durchläufen<br />
Substrat<br />
Mittelwert mach einem Durchlauf<br />
Abbildung 66: Ergebnisse der Untersuchungen zum Einfluss des D<strong>am</strong>pfphasenlötprozess (Daisy-Chain-<br />
Messung)<br />
62
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Viawiderstand [mOhm]<br />
20,0<br />
18,0<br />
16,0<br />
14,0<br />
12,0<br />
10,0<br />
8,0<br />
6,0<br />
4,0<br />
2,0<br />
0,0<br />
Mittelwerte der Viawiderstände 4 Vias pro Substrat (Chipgröße 3,3mm x<br />
2,2mm; Padgröße 450µm)<br />
1 2 3 4 MW 6 7 8 9 MW 11 12 13 14 MW 16 17 18 19 MW<br />
Aspekt 1,43 Aspekt 1,23 Aspekt 1,08 Aspekt 0,96<br />
Substrat<br />
Mittelwert nach Metallbeschichtung<br />
Mittelwert nach 5 Durchläufen<br />
Mittelwert nach einem Durchlauf<br />
Abbildung 67: Ergebnisse der Untersuchungen zum Einfluss des D<strong>am</strong>pfphasenlötprozess (Daisy-Chain-<br />
Messung)<br />
Wie in Abbildung 66 und Abbildung 67 dargestellt ist, haben nur die Substrate mit kleinem<br />
Chip (Kantenlänge 2,2mm x 3,3mm) und einem Aspektverhältnis der Vias 1,08 und 0,96 den<br />
bleifreien D<strong>am</strong>pfphasenlötprozess nach folgenden Ausfallkriterien bestanden:<br />
• Widerstandsänderung größer 5mOhm und<br />
• Widerstandsänderung größer 50% vom Ausgangswiderstand<br />
Bei allen anderen Substratvarianten ist wenigstens ein Via nach den genannten Kriterien<br />
ausgefallen.<br />
63
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
5.2 Temperaturschocktest (TST)<br />
Im Rahmen der Zuverlässigkeitsuntersuchungen wurde für die beschleunigte Alterung der<br />
Demonstratoren ein Temperarurschocktest mit den folgenden Randbedingungen/<br />
Par<strong>am</strong>etern durchgeführt:<br />
• 1250 Zyklen<br />
• -40°C / +85°C<br />
• Zykluszeit 30min (je 15min Haltezeit, Umlagerungszeit < 10s)<br />
• Onlinemessung des Viawiderstandes<br />
In Abstimmung mit dem projektbegleitenden Ausschuss wurden vergleichsweise milde<br />
Testbedingungen ausgewählt, um Erkenntnisse zum Ausfall bei unterschiedlichen<br />
Chipgrößen und Aspektverhältnissen zu erhalten.<br />
Die untersuchten Varianten (Chipgröße und Aspektverhältnis) sind in Tabelle 12 aufgelistet.<br />
Tabelle 12: Im TST untersuchte Varianten<br />
Chipgröße<br />
Viadurchmesser<br />
Aspektverhältnis<br />
Anzahl der<br />
Substrate/<br />
Vias<br />
Anzahl der<br />
verfüllten<br />
Substrate/ Vias<br />
6,6mm x 6,6mm 225µm 1,11 2 / 24 1 / 12<br />
6,6mm x 6,6mm 250µm 1,00 2 / 24 1 / 12<br />
3,3mm x 2,2mm 175µm 1,23 8 / 32 2 / 8<br />
3,3mm x 2,2mm 200µm 1,08 8 / 32 2 / 8<br />
3,3mm x 2,2mm 225µm 0,96 8 / 32 2 / 8<br />
Wie in Tabelle 12 dargestellt wurden auch verfüllte Vias untersucht. Zum Verfüllen der Vias<br />
wurde ein niedrig viskoser Underfiller auf Epoxidharzbasis verwendet. Das Verfüllen der Vias<br />
sollte bewirken, dass eine zusätzliche mechanische Fixierung der Vias beziehungsweise der<br />
Vi<strong>am</strong>etallisierung auf dem Chippad erfolgt und somit eine verbesserte Zuverlässigkeit<br />
erreicht wird. Ohne Verfüllung erfolgt die komplette Kraftaufnahme, welche durch<br />
Temperaturwechsel auf die Metallisierung wirkt, nur im Bereich des Übergangs vom Pad<br />
64
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
zum Thermoplasten (Abbildung 68 links). Durch die Verfüllung wird der thermomechanische<br />
Stress auf die ges<strong>am</strong>te Viafläche verteilt.<br />
Underfiller<br />
Thermoplast<br />
Vi<strong>am</strong>etallisierung<br />
Übergang Pad nach Thermoplast<br />
Chippad<br />
Abbildung 68: Schematische Darstellung eines unverfüllten Vias (links) und eines verfüllten Vias<br />
(rechts)<br />
Da während des TST eine Onlinemessung der Viawiderstände erfolgen sollte, mussten die<br />
Substrate auf einer geeigneten Vorrichtung montiert und anschließend verlötet werden<br />
(Abbildung 69).<br />
Abbildung 69: Vorbereitete Substrate für den TST mit Onlinemessung<br />
Der vorhandene Messaufbau ermöglichte es, während des TST 192 Vias online zu messen.<br />
Das erarbeitete Messprogr<strong>am</strong>m wurde so angelegt, dass von jedem Via im Abstand von ca.<br />
5min der Widerstand während des kompletten TST gemessen wurde.<br />
65
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
In der Tabelle 13 sind die Ergebnisse des TST in einer Übersicht dargestellt<br />
Tabelle 13: Ergebnis des TST nach 1250 Zyklen<br />
Aspektverhältnis/ Viadurchmesser [µm] /<br />
Chipgröße [mm]<br />
getestete<br />
Vias<br />
nicht<br />
eindeutig<br />
Ausfall<br />
1,23 / 175 / 2,2 x 3,3 32 4 22<br />
1,08 / 200 / 2,2 x 3,3 32 0 5<br />
0,96 / 225 / 2,2 x 3,3 32 8 0<br />
1,11 / 225 / 6,6 x 6,6 24 3 4<br />
1,00 / 250 / 6,6 x 6,6 24 7 5<br />
1,23 / 175 / 2,2 x 3,3 Vias verfüllt 8 0 1<br />
1,08 / 200 / 2,2 x 3,3 Vias verfüllt 8 0 0<br />
0,96 / 225 / 2,2 x 3,3 Vias verfüllt 8 1 0<br />
1,11 / 225 / 6,6 x 6,6Vias verfüllt 12 4 0<br />
1,00 / 250 / 6,6 x 6,6Vias verfüllt 12 4 0<br />
Als Ausfallkriterium wurde in Abstimmung mit dem projektbegleitenden Ausschuss eine<br />
Widerstandsänderung eines Vias größer 3mΩ und 25% vom Ausgangswert festgelegt. Diese<br />
Kriterien finden auch in der Leiterplattenindustrie Anwendung.<br />
Aus der Tabelle ist zu entnehmen, dass ein Teil der Vias eindeutige Ausfälle nach oben<br />
beschriebenen Kriterien zeigen. Bei diesen Vias nimmt der Widerstand über die Zeit<br />
während des TST zu (Abbildung 70).<br />
0 1250<br />
Abbildung 70: Exemplarische Onlinemessung des Viawiderstandes im TST eines ausgefallenen Vias<br />
(1250 Zyklen)<br />
66
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Abbildung 71 zeigt den zeitlichen Verlauf des Viawiderstandes bei einem Via, welches oben<br />
genannte Ausfallkriterien erfüllt.<br />
0 1250<br />
Abbildung 71: Exemplarische Onlinemessung des Viawiderstandes im TST eines Vias welches die<br />
Ausfallkriterien erfüllt (1250 Zyklen)<br />
Bei einigen Vias sind einzelne Messwerte nicht eindeutig zuordenbar, das heißt es treten<br />
hohe isolierte negative und positive Einzelwerte sowie Nullwerte auf (Abbildung 72).<br />
0 1250<br />
Abbildung 72: Exemplarische Onlinemessung des Viawiderstandes im TST mit nicht eindeutigem<br />
Ergebnis (1250 Zyklen)<br />
Dieses Verhalten ist bei einem fest verdrahteten Messaufbau derzeit nicht erklärbar.<br />
67
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
An diesen Substraten sind nach dem Onlinetest keine Auffälligkeiten zu beobachten,<br />
eventuell liegt die Ursache im Messprogr<strong>am</strong>m oder im Messaufbau mit allen Zuleitungen.<br />
Betrachtet man die Substrate mit der Chipgröße 2,2mm x 3,3mm, so sieht man deutlich,<br />
dass mit steigendem Aspektverhältnis auch die Ausfallquote steigt. Weiterhin ist zu<br />
erkennen, dass die Substrate mit dem kleineren Chip eine geringere Ausfallquote aufweisen<br />
als Substrate mit größerem Chip. Bei dem kleineren Chip führen die unterschiedlichen<br />
thermischen Ausdehnungskoeffizienten von Chip und Thermoplast zu einem geringeren<br />
thermomechanischen Stress. Eine deutliche Reduzierung der Ausfallquote wurde durch das<br />
Verfüllen der Vias mit Epoxidharz erreicht, da hier eine mechanische Unterstützung der Vias<br />
durch das Epoxidharz erfolgen kann.<br />
Zus<strong>am</strong>menfassend lässt sich sagen, dass eine geringere Chipgröße, möglichst kleine<br />
Aspektverhältnisse der Vias sowie ein Verfüllen der Vias eine deutlich höhere Zuverlässigkeit<br />
im Temperaturschocktest bewirken.<br />
5.3 Feuchte-Wärme-Lagerung<br />
Als weiterer Umwelttest wurde eine Feuchte-Wärme-Lagerung (85°C und 85%r.F.)<br />
durchgeführt. Die Vias der untersuchten Demonstratoren wurden vor und nach der Feuchte-<br />
Wärme-Lagerung einer Widerstandsmessung (4-Leiter-Messung) unterzogen. Als<br />
Ausfallkriterium wurde analog zum TST eine Widerstandsänderung eines Vias größer 3mΩ<br />
und 25% vom Ausgangswert festgelegt. Aufgrund der Erkenntnisse aus dem<br />
Temperaturschocktest wurden nur Demonstratoren mit einer Chipgröße 2,2 x 3,3mm 2 einer<br />
Feuchte-Wärme-Lagerung unterzogen.<br />
Tabelle 14: Ergebnis der Feuchte-Wärme-Lagerung nach 1000Stunden (85°C und 85%r.F.)<br />
Aspektverhältnis/ Viadurchmesser<br />
[µm] / Chipgröße [mm]<br />
getestete<br />
Vias<br />
Ausfälle nach<br />
dem Verfüllen<br />
Weitere Ausfälle nach<br />
Feuchte-Wärme-Lagerung<br />
1,23 / 175 / 2,2 x 3,3 24 0<br />
1,08 / 200 / 2,2 x 3,3 24 6<br />
0,96 / 225 / 2,2 x 3,3 24 0<br />
1,23 / 175 / 2,2 x 3,3 Vias verfüllt 24 3 0<br />
1,08 / 200 / 2,2 x 3,3 Vias verfüllt 24 11 0<br />
0,96 / 225 / 2,2 x 3,3 Vias verfüllt 24 0 0<br />
68
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
In Tabelle 14 sind die Ergebnisse der durchgeführten Feuchte-Wärme-Lagerung dargestellt.<br />
Wie dort deutlich zu erkennen ist, hat das Verfüllen der Vias keinen positiven Einfluss auf die<br />
Zuverlässigkeit des Packages. Nach dem Verfüllen der Vias wurde bei einigen Substraten<br />
festgestellt, dass es bei den Vias mit höherem Aspektverhältnis bereits nach dem Verfüllen<br />
zu Ausfällen k<strong>am</strong>. Als Ursache dafür wird angenommen, dass bei den Vias mit höherem<br />
Aspektverhältnis die Vi<strong>am</strong>etallisierung im unteren Bereich nicht optimal ist bzw. die<br />
Kontaktierung des Vias zum Chippad nur unzureichend ist (Abbildung 73).<br />
Thermoplast<br />
Pad<br />
Chip<br />
Abbildung 73: Unzureichende Kontaktierung des Vias zum Chippad<br />
Die Defekte bei den verfüllten Vias können eventuell dadurch eintreten, dass durch das in<br />
die Vias eingebrachte Epoxidharz bereits beim Aushärten eine thermomechanische<br />
Belastung des Kontaktes erfolgt, welche zur Veränderung des Viawiderstandes führt. Bei<br />
den Vias mit kleinem Aspektverhältnis ist aufgrund der verbesserten Metallabscheidung auch<br />
der untere Bereich der Vias homogen beschichtet, was eine bessere Kontaktierung von Via<br />
und Chippad zur Folge hat.<br />
Bei den verfüllten Vias wurden nach der Feuchte-Wärme-Lagerung keine weiteren Ausfälle<br />
beobachtet. Bei Betrachtung der unverfüllten Vias fällt auf, dass die Vias mit dem<br />
Durchmesser 175µm und 225µm keinerlei Ausfälle nach der Wärme-Feuchte-Lagerung<br />
zeigen. Bei unverfüllten Vias mit dem Durchmesser 200µm wurden Ausfälle beobachtet.<br />
Daraufhin wurden die ausgefallenen Vias mit dem Durchmesser von 200µm mittels<br />
automatisiertem Z-Achsenscan mit einer Schrittweite von 5µm im Auflichtmikroskop<br />
untersucht.<br />
69
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Abbildung 74: Lichtmikroskopischer Z-Achsenscan durch einen Querschliff (rechts)<br />
In Abbildung 74 ist deutlich zu erkennen, dass das Via nicht vollständig bis zum Pad mit<br />
einem Durchmesser von 200µm freigelasert wurde. Es ist zu erkennen, dass das Via im<br />
unteren Bereich lediglich einen Durchmesser von ca. 100µm aufweist, was auf einen Fehler<br />
bei der Datenaufbereitung für die Laserstrukturierung des Viaduchmessers von 200µm<br />
zurückzuführen ist.<br />
Zus<strong>am</strong>menfassend lässt sich sagen, dass keine eindeutigen Zus<strong>am</strong>menhänge zwischen den<br />
Aspektverhältnissen der Vias und den beobachteten Ausfällen erkennbar waren. Vias mit<br />
einem Aspektverhältnis von 0,96 zeigten weder im verfüllten noch im unverfüllten Zustand<br />
Ausfälle nach der Feucht-Wärme-Lagerung.<br />
70
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
6. Literaturverzeichnis<br />
Bäc08<br />
Ebe09<br />
Fel08<br />
<strong>IGF</strong>1<br />
<strong>IGF</strong>2<br />
<strong>IGF</strong>3<br />
Jan08<br />
Kna07<br />
Kra06<br />
Ost02<br />
Reg08<br />
D. Bäcker: LPKF-LDS®-Technology – trends/solution for high volume production;<br />
8th International Congress on Molded Interconnected Devices MID 2008, Fürth, 24.-<br />
25. September 2008<br />
W. Eberhardt, V. Mayer, H. Kück: New Sensors Based on Multifunctional 3D<br />
Packages; MST News 02/09, S. 22-23<br />
K. Feldmann, C. Goth, F. Schüßler: Chancen für mikromechatronische Systeme,<br />
Kunststoffe, 6/2008<br />
Abschlußbericht zum AiF-Vorhaben 12417N; Untersuchungen zur Einsetzbarkeit<br />
der Ultraschall-Drahtbondtechnik zur Kontaktierung in miniaturisierten MID-<br />
Gehäusen für die Mikrosystemtechnik; 2002.<br />
Abschlußbericht zum AiF-Vorhaben 13258N; Untersuchungen zur Einsetzbarkeit<br />
der Flipchip-Technik für die Kontaktierung von Nacktchips in miniaturisierten MID-<br />
Gehäusen in der Mikrosystemtechnik; 2004.<br />
AiF-Vorhaben-Nr. 14282N: Untersuchungen zu Micro-Vias bei Laser-Feinst-Pitch-<br />
MID für die Mikrosystemtechnik; 2006.<br />
R. Jantz: LDS-MIDs successful in series production, 8th International Congress on<br />
Molded Interconnected Devices MID 2008, Fürth, 24.-25. September 2008<br />
J. Knabe: Kombinierter Sonnen-/ Umgebungslicht-Sensor in 2K-MID-Technologie,<br />
Workshop „Innovative Anwendungen der MID-Technik“, HSG-IMAT Stuttgart, 2007<br />
J. Krause: MID-Technologie für eine neue Generation von Drucksensoren, Harting<br />
tec.News 14 (2006)<br />
A. Ostmann, A. Neumann, S. Weser, E. Jung, L. Böttcher, H. Reichl; Realization of<br />
a Stackable Package Using Chip in Polymer Technology, POLYTRONIC 2002, 2nd<br />
International IEEE Conference on Polymers and Adhesives in Microelectronics and<br />
Photonics, Zalaegerszeg, Hungary, 23.-26.6.2002<br />
E. Rega, J. Czabanski: KroMID – The PCB conquers the space, 8th International<br />
71
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
Congress on Molded Interconnected Devices MID 2008, Fürth, 24.-25. September<br />
2008<br />
Schu08 M. Schubert et al.: Interactive Braille Display with Integrated Touch Sensor by Laser<br />
MID Technology, 8th International Congress on Molded Interconnected Devices<br />
MID 2008, Fürth, 24.-25. September 2008<br />
72
<strong>IGF</strong> Vorhaben Nr. <strong>15462</strong>N<br />
7. Danksagung<br />
Das <strong>IGF</strong>-Vorhaben 15664 N der Forschungsvereinigung Hahn-Schickard-Gesellschaft für<br />
angewandte Forschung e. V. – HSG, Wilhelm-Schickard-Straße 10, 78052 Villingen-<br />
Schwenningen wurde über die AiF im Rahmen des Progr<strong>am</strong>ms zur Förderung der<br />
industriellen Gemeinschaftsforschung und –entwicklung (<strong>IGF</strong>) vom Bundesministerium für<br />
Wirtschaft und Technologie aufgrund eines Beschlusses des Deutschen Bundestages<br />
gefördert. Für diese Förderung sei gedankt.<br />
Dem projektbegleitenden Ausschuss sei für die Unterstützung und die Hinweise aus den<br />
zahlreichen Diskussionen gedankt. N<strong>am</strong>entlich sind dies:<br />
• 2E mechatronic GmbH & Co.KG<br />
• AEMtec GmbH<br />
• Binder Elektronik GmbH<br />
• Festo AG & Co. KG<br />
• Harting Mitronics AG<br />
• LPKF Laser & Electronics AG<br />
• Pac Tech-Packaging Technologies GmbH<br />
• Robert Bosch GmbH<br />
• Schaal Oberflächen & Systeme GmbH<br />
• Gr<strong>am</strong>m Technik GmbH<br />
• Würth Elektronik GmbH<br />
73