IGF-Projekt - 15462 N - Chipumspritzen - Mikroaufbautechnik am ...

IGF Vorhaben Nr. 15462N 

Abschlussbericht 

FV-Nr.: 15462 N 

Thema: 

Untersuchungen zum Umspritzen von 

Nacktchips mit laserstrukturierbaren 

Thermoplasten. 

Kurzbezeichnung: 

Auftraggeber: 

Projektleiter: 

Chipumspritzen 

IGF - AIF 

Dipl.-Ing. (FH) S. Weser 

Bearbeitungszeitraum: 01.06.2008 bis 31.05.2010 

Datum: Stand 31.05.2010 

HSG-IMAT • Hahn-Schickard-Gesellschaft • Institut für Mikroaufbautechnik 

Allmandring 9 B • 70569 Stuttgart • Telefon: +49 711 685-83712 • Telefax: +49 711 685-83705 

Institutsleiter: Prof. Dr. H. Kück 

1


Inhaltsverzeichnis 

Inhaltsverzeichnis ........................................................................................................................... 2 

Zusammenfassung ......................................................................................................................... 3 

1. Einleitung und Aufgabenstellung ................................................................................................ 5 

2. Konzeption Demonstrator und Testchip ..................................................................................... 7 

2.1 Konzeption eines Demonstrators .......................................................................................... 7 

2.2 Konzeption der Testchips und Erarbeitung eines Testlayouts .............................................. 8 

3. Spritzgusswerkzeug und Umspritzen der Chips ....................................................................... 12 

3.1 Erarbeitung des Werkzeugkonzepts für den Demonstrator ................................................ 12 

3.1.1 Simulationsumgebung .................................................................................................. 12 

3.1.2 Simulation von verschiedenen Anspritzsituationen ...................................................... 13 

3. 2 Spritzgusswerkzeug und Spritzgussprozess ...................................................................... 22 

3.2.1 Aufbau des Spritzgusswerkzeugs mit erstem Werkzeugeinsatz .................................. 22 

3.2.2 Untersuchungen zum Spritzgießprozess und Optimierung der Werkzeugeinsätze ...... 24 

3.2.3 Untersuchungen zum Verbund zwischen Chip und Thermoplast ................................. 33 

4. Untersuchungen zur Chipkontaktierung mit Laserdirektstrukturierung und Metallisierung 

………………………………………………………………………………………………………...37 

4.1 Vorversuche auf umspritzten Dummychips ......................................................................... 37 

4.2 Vorversuche auf umspritzten Testchips .............................................................................. 46 

4.3 Untersuchungen zu geometrischen Toleranzen beim Laserbohren .................................... 52 

4.4 Untersuchungen zu minimal möglicher metallisierbarer Aspektverhältnisse von 

Lasergebohrten Sacklöchern .................................................................................................... 55 

5. Umwelttests und Zuverlässigkeitsuntersuchungen ................................................................... 61 

5.1 Untersuchungen zum Einfluss eines bleifreien Damphasenlötprozess auf den 

Viawiderstand ........................................................................................................................... 61 

5.2 Temperaturschocktest (TST) .............................................................................................. 64 

5.3 Feuchte-Wärme-Lagerung .................................................................................................. 68 

6. Literaturverzeichnis .................................................................................................................. 71 

7. Danksagung ............................................................................................................................. 73 

2


Zusammenfassung 

Das Ziel des Vorhabens war die Erarbeitung von Grundlagen zu einem neuen Verfahren 

zum Umspritzen von Nacktchips mit einem laseraktivierbaren Thermoplasten und dem 

anschließenden Aufbau der elektrischen Umverdrahtungsstruktur durch volladditive 

außenstromlose Metallabscheidung. Damit sollte eine Vereinfachung der Prozesskette zum 

Aufbau von Halbleiterchips auf spritzgegossenen multifunktionalen 3D-Packages erreicht 

werden. 

Zu Beginn des Projekts wurde ein Demonstrator sowie geeignete Testchips mit Strukturen 

für Daisy-Chain und 4-Leiter-Messungen entworfen. Das Sägelayout des Wafers wurde so 

gestaltet, dass Chips mit unterschiedlicher Größe hergestellt werden konnten. 

Parallel dazu wurde ein Werkzeugkonzept für eine Vertikalspritzgießmaschine erarbeitet. 

Dabei war vorgesehen, dass die Chips manuell in das Werkzeug eingelegt werden. 

Begleitend dazu wurden umfangreiche Simulationen zu verschiedenen Anspritzsituationen 

hinsichtlich Füllverhalten, Chipfixierung, Einfallstellen etc. durchgeführt. Basierend auf den 

Ergebnissen wurde ein Spritzgusswerkzeug mit Filmanguss aufgebaut. Bei ersten 

Spritzgussversuchen wurden Rissbildungen im Chip beobachtet. Daraufhin wurde der 

Werkzeugeinsatz überarbeitet und geeignete Freistellungen im Bereich der Chipauflagefläche 

eingebracht. Weiterhin wurde der Einsatz so modifiziert, dass möglichst geringe 

Wandstärken des Thermoplasten über dem Chip realisierbar sind. Durch die Modifikation 

des Werkzeugeinsatzes konnten nach Optimierung des Spritzgießprozesses Chippackages 

ohne erkennbare Risse im Chip realisiert werden. 

Querschliffe von umspritzten Chippackages haben gezeigt, dass teilweise kein Verbund 

zwischen Chip und Thermoplast vorhanden war. Durch den Einsatz von silanbasierten 

Haftvermittlern auf der Chipoberfläche konnte keine Verbesserung erreicht werden. 

Zur Laserstrukturierung der Chippackages sowie zum Laserbohren der Vias zu den 

Chippads wurden umfangreiche Untersuchungen durchgeführt. Die Laserbohrparameter 

wurden in Hinblick auf eine zuverlässige Öffnung der Chipkontakte ohne eine Schädigung 

der Padmetallisierung optimiert. Die Positionierung der Vias auf die Chipkontakte war mit der 

erforderlichen Genauigkeit möglich. Nach dem Laserprozess wurden verschiedene Varianten 

zur Reinigung untersucht, wobei sich gezeigt hat, dass mittels CO 2 - Schneestrahlreinigung 

die besten Ergebnisse erreicht wurden. Beim anschließenden außenstromlosen 

Metallisierungsprozess wurden verschiedene Anströmsituationen untersucht. Es hat sich 

gezeigt, dass nur eine direkte Anströmung der Sacklöcher zu einer zufriedenstellenden 

Metallisierung der Vias führt. Der Einsatz von Gestellrüttlern während des 

Metallisierungsprozesses hatte keinen Einfluss. Mit optimierten Prozessparametern konnten 

3


Viawiderstände unter 5mΩ realisiert werden. 

Abschließend wurden erste Untersuchungen zur Zuverlässigkeit mittels 

Temperaturschocktest und Feuchte-Wärme-Lagerung durchgeführt. Hierbei wurden auch 

Vias untersucht, die vor den Tests mit geeignetem niederviskosem Klebstoff verfüllt wurden. 

Es hat sich gezeigt, dass das Verfüllen einen positiven Einfluss auf die Zuverlässigkeit hat. 

Die Ergebnisse der Zuverlässigkeitsuntersuchungen zeigen weiterhin, dass sich eine 

Reduzierung der Chipgröße sowie kleine Aspektverhältnisse der Vias positiv auswirkten. 

Das Ziel des Vorhabens wurde zum größten Teil erreicht. 

4


1. Einleitung und Aufgabenstellung 

Spritzgegossene räumliche Schaltungsträger (Molded Interconnect Devices – MID) erfüllen 

die Forderung nach Miniaturisierung und höherer Funktionalität, da sie elektrische und 

mechanische Funktionen in sich vereinen [For04, Ebe09]. Gleichzeitig führt die verringerte 

Teilezahl zu einer vereinfachten Montage bei gleichzeitiger Erhöhung der Zuverlässigkeit. 

Die Wachstumspotentiale dieser Technologie werden durch den zunehmenden Einsatz in 

Serienprodukten volkswirtschaftlich führender Branchen verdeutlicht [Jan08, Bäc08, Reg08, 

Fel08]. 

In der Vergangenheit wurde bereits eine Vielzahl von kunststoffbasierten multifunktionalen 

3D-Packages hergestellt, bei denen durch den Einsatz von Nacktchips eine hohe 

Miniaturisierung und dreidimensionale Komplexität erreicht werden konnte [Kra06, Kna07, 

Schu08]. Die dort eingesetzten Nacktchips zeichnen sich in der Regel durch eine geringere 

bis mittlere Anzahl von I/Os aus. 

Zahlreiche Untersuchungen zur AVT von Nacktchips mittels Flipchip- sowie Drahtbondprozessen 

in miniaturisierten MID- Gehäusen wurden bereits durchgeführt [IGF1, IGF2]. 

Diese Prozesse haben jedoch hohe Anforderungen an die Oberflächenbeschaffenheit der 

Substrate, z. B. darf die Rauheit der Metallschichten nicht zu hoch sein, um zuverlässige 

Bondverbindungen zu erhalten. Die Forderung nach einer geringen Rauheit steht jedoch bei 

der außenstromlosen Metallisierung in Widerspruch zu einer guten Haftfestigkeit der 

Metallisierung auf dem Substrat. Um die elektrischen Verbindungen der Chipkontakte zu den 

Leiterbahnen vor Umwelteinflüssen zu schützen bzw. mechanisch zu stabilisieren sind nach 

dem elektrischen Kontaktieren des Halbleiterchips weitere Prozessschritte wie z.B. 

Underfilling oder Glop Topping notwendig, welche einen zusätzlichen maschinellen und 

zeitlichen Aufwand bedeuten. 

Um diese zusätzlichen Prozesse zu umgehen und Aufbauten mit höherer Komplexität zu 

ermöglichen, werden in der Leiterplattentechnologie bereits Verfahren untersucht, bei denen 

Halbleiterchips direkt in die Leiterplatte integriert werden sollen. Ziel dieser Entwicklung ist 

es, eine höhere Integrationsdichte auf Leiterplatten sowie den Wegfall von aufwändigen 

AVT- Prozessen zu erreichen [Ost02]. Dazu sind jedoch eine Vielzahl von Laminierungs-, 

Belichtungs- und Strukturierungsschritten notwendig. Weiterhin ist die 3D-Fähigkeit von 

Leiterplatten stark begrenzt und erlaubt somit keine vollständige Anpassung an den späteren 

Einbauraum beziehungsweise den Einsatzort. 

Durch die Laserdirektstrukturierung (LPKF-LDS ® -Technologie) können sowohl kleinste 

5


Leitstrukturen als auch Durchkontaktierungen in einem Prozessschritt realisiert werden 

[IGF3]. Im Rahmen des Vorhabens wurden daher umfangreiche Untersuchungen zum 

Umspritzen von Siliziumchips mit laserdirektstrukturierbaren Thermoplasten durchgeführt, 

was der Idee des Einbettens von Chips in der Leiterplatte nahekommt. Dadurch sollten 

Grundlagen für eine neuartige Packagingtechnologie von Nacktchips in spritzgegossenen 

Gehäusen erarbeitet werden. Die Kontaktierung der Chippads zu den packageseitigen 

Leitstrukturen sollte mit den gleichen Prozessschritten realisiert werden, welche zum Aufbau 

des Leiterbildes auf dem Package benötigt werden. Zu Beginn musste dafür ein 

Werkzeugkonzept zum Aufbau eines Spritzgusswerkzeugs mit hochgenauer 

Chippositionierung erarbeitet werden. Die Anforderungen an den Spritzguss sind zum Einen 

eine optimale Formfüllung, wobei der Chip durch die auftretenden hohen Spritzdrücke nicht 

beschädigt werden darf. Eine weitere Herausforderung ist die exakte Positionierung vom 

Leiterbild zum Chiplayout. Anschließend mussten der Laserstrukturierungs- und 

Laserbohrprozess sowie der Metallisierungsprozess optimiert werden, um eine zuverlässige 

elektrische Kontaktierung der Vias zu den Chippads zu ermöglichen. 

6


2. Konzeption Demonstrator und Testchip 

2.1 Konzeption eines Demonstrators 

Bei der Konzeption eines Demonstrators für die neuartige Technologie, des Umspritzens von 

Nacktchips mit laserdirektstrukturierbaren Thermoplasten, wurde im ersten Schritt ein 

geeigneter Thermoplast ausgewählt, welcher folgenden Anforderungen genügen muss: 

• sehr gutes Fließverhalten beim Spritzgießprozess 

• geringer Wärmeausdehnungskoeffizient 

• hohe Temperaturbeständigkeit 

• Realisierbarkeit minimaler Strukturbreiten beim LPKF-LDS®-Prozess 

• Realisierbarkeit von Vias mittels Laserbohren im LPKF-LDS®-Prozess 

Unter den derzeit kommerziell verfügbaren laserdirektstrukturierbaren Thermoplasten 

werden diese Anforderungen lediglich von LCP Vectra E840i LDS erfüllt. 

In dem Demonstrator sollte eine einfache Testschaltung integriert werden. Um möglichst 

kleine Viadurchmesser realisieren zu können, sollte die Wandstärke des Thermoplasten über 

dem Chip möglichst gering sein. Beim Entwurf des Demonstrators wurde eine strukturierbare 

Fläche von 20 x 30 mm 2 sowie eine Gesamtwandstärke von ca. 1,0 mm bei einer 

Wandstärke über dem Chip < 0,6 mm zugrundegelegt. Weiterhin wurde eine Öse 

implementiert, die eine einfache Fixierung des Demonstrators im Metallisierungsgestell 

ermöglicht. 

Öse 

Abbildung 1: Erster Entwurf zum Demonstrator 

7


2.2 Konzeption der Testchips und Erarbeitung eines Testlayouts 

Zur Charakterisierung der neuartigen Technologie der Chipkontaktierung wurden geeignete 

Testchips entworfen und beschafft, mit welchen dann ein geeigneter Demonstrator 

aufgebaut wurde. 

Um eine Beschädigung des Chips beim im Projekt durchgeführten manuellen Einlegen in 

das Spritzgusswerkzeug zu vermeiden, darf die Chipgröße nicht zu klein gewählt werden. Es 

sollte auch untersucht werden, ob die Größe des Chips einen Einfluss auf den 

Spritzgussprozess und auf die Zuverlässigkeit des Packages hat. Daher wurde ein 

Waferlayout konzipiert, welches mehrere verschiedene Chipgrößen ermöglicht. 

Sägespur 

Abbildung 2: Chiplayout mit Strukturen für Daisy-Chain und 4-Leiter-Messungen 

In Abbildung 2 ist ein Einzelchip mit einer Kantenlänge von 6,6mm x 6,6mm dargestellt. 

Durch Variation des Sägerasters kann der Wafer auch in Einzelchips mit den Kantenlängen 

von 2,2mm x 3,3mm gesägt werden. Die Chipdicke entspricht der Standarddicke eines 4“ 

Wafers von ca. 0,675mm. 

Ein wichtiger Aspekt für den Laserbohrprozess und die anschließende Metallisierung der 

Vias ist der Aufbau der Padmetallisierung. Diese muss so ausgelegt sein, dass der Laser 

den Thermoplast im Bereich des Vias vollständig ablatiert, auf dem Pad stoppt und somit 

den Chip nicht zerstört. Für einen zuverlässigen Laserstop auf den Chipkontakten wurde die 

8


Standardpadmetallisierung durch ein Bumpingverfahren verstärkt. Das herkömmliche Nickel 

/ Gold-Bumping ist hierfür jedoch ungeeignet, da die Goldschicht beim Auftreffen des 

Laserstrahls ablatiert und Nickel freigelegt wird. Aufgrund von Oxidbildung auf der 

freigelegten Nickelschicht ist eine anschließende außenstromlose Abscheidung von Kupfer 

nicht mehr möglich. Daher wurden auf den Chipkontakten ca. 20µm dicke Kupferbumps 

abgeschieden, welche für einen zuverlässigen Laserstop sowie für die außenstromlose 

Metallabscheidung einer Kupferschicht geeignet sind. 

Die Größe der Pads muss so gewählt werden, dass sämtliche Prozesstoleranzen vom 

Sägespurversatz beim Sägen des Wafers, Toleranzen der Chipaufnahme im 

Spritzgusswerkzeug sowie die Toleranzen bei der Positionierung des Layouts beim 

Laserprozess aufgefangen werden können. Andererseits sind im Hinblick auf maximale 

Miniaturisierung und hohen Integrationsgrad möglichst kleine Padgrößen anzustreben. 

Daher wurden Chips mit den quadratischen Padgrößen 450µm, 250µm und 150µm realisiert. 

Auf den Chips wurden Teststrukturen für Daisy-Cain und 4-Leiter-Messungen vorgesehen. 

Wie in Abbildung 3 zu sehen ist, sollen bei den Daisy-Chain-Messungen möglichst viele Vias 

in Reihe geschaltet werden um eine erste Aussage über Ausfälle, das heißt 

Unterbrechungen im Leitpfad zu erhalten. 

Abbildung 3: Schema der Daisy-Chain-Messung am Demonstrator 

9


Für eine genaue Widerstandsbestimmung von Einzelvias ohne den Einfluss von 

Messleitungen ist eine 4-Leiter-Messung notwendig (Abbildung 4). 

Viawiderstand 

Abbildung 4: Schema der 4-Leiter-Messung am Demonstrator 

Zur Durchführung der Daisy-Chain und 4-Leiter-Messungen wurden zum Chiplayout 

kompatible Teststrukturen auf dem MID entworfen. Abbildung 5 zeigt ein mögliches Layout 

für eine Daisy-Chain-Messung an dem Demonstrator. 

Abbildung 5: Beispiel für Layout der Daisy-Chain-Messung 

10


I- 

U- 

I+ 

U+ 

U+ 

I- 

U- I+ I+ U- 

I- 

U+ 

Chipmetallisierung Leiterbildauf dem MID Vias 

Abbildung 6: Beispiel für Layout der 4-Leiter-Messung 

Abbildung 6 zeigt ein Layout für die 4-Leiter-Messung eines umspritzten Chips mit den 

Kantenlängen 6,6mm x 6,6mm und einer Padgröße von 450µm. Mit diesem Layout können 

auf einem Chip 12 Einzelviawiderstände vermessen werden. Um die Einzelviawiderstände 

einfach vermessen zu können, wurden die Pads auf dem MID-Substrat so groß wie möglich 

und so dicht wie möglich an den Rand des Substrats gelegt. So können bei der 

Charakterisierung immer mehrere Vias in einem Arbeitsschritt vermessen werden. Weiterhin 

wurde das Layout so gestaltet, dass durch einfaches Drehen der Probe die nächsten 

Viawiderstände auf dem Substrat vermessen werden können ohne die Anordnung der 

Messspitzen zu verändern. 

11


3. Spritzgusswerkzeug und Umspritzen der Chips 

Zur Realisierung des Demonstrators wurde ein Spritzgusswerkzeug erarbeitet in dem die 

Chips zuverlässig positioniert werden können und beim Umspritzvorgang nicht beschädigt 

werden. Im Verlauf des Projektes wurden mehrere Werkzeugeinsätze für das 

Spritzgusswerkzeug erarbeitet und gefertigt, da aufgrund der Ergebnisse aus den 

Spritzgussversuchen immer wieder Modifikationen im Werkzeug durchgeführt werden 

mussten, welche zur Verbesserung der Ergebnisse beitrugen. 

3.1 Erarbeitung des Werkzeugkonzepts für den Demonstrator 

Zur Optimierung der Angussgestaltung in Hinblick auf optimales Füllverhalten wurden 

begleitend zur Werkzeugkonzeption Füll-Simulationen mit der Software Sigmasoft 

durchgeführt. Weiterhin wurden basierend auf den durchgeführten Simulationen erste 

Ansätze zur Gestaltung der Chipaufnahme abgeleitet. 

3.1.1 Simulationsumgebung 

Der Si-Chip mit Abmessungen von 6,6mm x 6,6mm x 0,7mm befindet sich nach dem 

Spritzvorgang mit LCP Vectra E840i LDS in einem ebenen Substrat mit der Größe 30mm x 

20mm x 1,6mm. Die Wandstärke über dem Chip beträgt 300µm. Der Schmelzefluss soll so 

gestaltet werden, dass keine Niederhalter für den Chip in das Werkzeug integriert werden 

müssen. Verschiedene Anspritzsituationen sind zu untersuchen und hinsichtlich 

Füllverhalten, Entstehung von Bindenähten, Verzug der Platine und mechanische Belastung 

des Chips durch den Spritzvorgang und während der Abkühlphase zu bewerten. 

12


Chip 

Chipaufnahme 

Substrat/ Thermoplast 

Abbildung 7: Modell für die Simulation (oben Querschnitt; unten Draufsicht) 

Materialdaten: 

• Chip: Bulk-Silizium (E = 112 400 MPa, n = 0,28, a = 2,49 · 10-6 1/K) 

• Polymer: LCP Vectra E840i LDS (Quelle: SIGMA Engineering GmbH) 

Spritzparameter: 

• Polymertemperatur 345 °C, Werkzeugtemperatur 120 °C 

• Formteilfüllung in 0,1 s (gewählt), Nachdruck 600 bar für 0,75 s 

Mit dem in Abbildung 7 dargestellten Modell und den aufgeführten Materialparametern 

können alle Simulationen und Berechnungen in Bezug auf die genannten Parameter 

durchgeführt werden. 

3.1.2 Simulation von verschiedenen Anspritzsituationen 

Um den Einfluss der Angussgestaltung auf das Füllverhalten, die Chipfixierung, den Verzug 

und die mechanischen Spannungen im Package zu bewerten, sollen folgende drei 

Anspritzvarianten simuliert werden: 

• v01 Drei Punktangüsse senkrecht auf die Platine davon einer auf die Chipmitte 

• v02 Punktanguss auf die Chipmitte 

• v03 Filmanguss 

13


Punktanguss 

Substrat 

Punktanguss 

Substrat 

Chip 

Chipaufnahme 

Chip 

Chipaufnahme 

Abbildung 8: Variante mit drei Punktangüssen (V01) 

Variante mit einem Punktanguss auf Chipmitte (V02) 

In Abbildung 8 sind die Anspritzsituationen v01 und v02 schematisch dargestellt. Es wurde 

untersucht, ob der Chip durch den Schmelzestrahl in der Chipaufnahme fixiert werden kann 

und den Belastungen stand hält. Weiterhin wurden das Füllverhalten, die eingebrachten 

Spannungen im Chip sowie die Einfallstellen im Package simuliert. 

Punktanguss 

Substrat 

Schmelze 

Chipaufnahme 

Chip 

Abbildung 9: Füllverhalten und auftretende Drücke (V01) 

14


In Abbildung 9 ist gut zu erkennen, dass die Schmelze bei drei Punktangüssen gut unter den 

Chip fließen kann. Weiterhin ist ersichtlich, dass aufgrund der Anordnung der Punktangüsse 

das Werkzeug zuerst über dem Chip gefüllt wird und die Schmelze erst anschließend unter 

den Chip fließt. Dies führt dazu, dass der Chip in der Aufnahme fixiert wird und keine 

Niederhalter notwendig sind. 

Abbildung 10: Fließgeschwindigkeiten der Schmelze (V02) 

In Abbildung 10 ist erkennbar, dass auch bei nur einem Punktanguss über der Chipmitte die 

Schmelze unter den Chip fließt. Auch bei dieser Anspritzsituation sind keine zusätzlichen 

Niederhalter notwendig um den Chip in Position zu halten. Bei beiden Varianten muss aber 

mittig unter dem Chip eine Entlüftungsbohrung vorgesehen werden, damit die 

eingeschlossene Luft entweichen kann und der Chip somit vollständig umspritzt wird. In den 

Abbildungen 11 bis 13 werden die Ergebnisse zu den Stresssimulationen und den zu 

erwartenden Einfallstellen durch unterschiedlichen Schrumpf beim Abkühlen des 

Thermoplasten dargestellt. 

15


Chipoberseite 

Chipunterseite 

Abbildung 11: Maximal auftretende Zugspannungen im Chip bei einem Punktanguss über der Chipmitte 

(V02) 

Chipoberseite 

Chipunterseite 

Abbildung 12: Druckbelastung des Chips bei einem Punktanguss über der Chipmitte (V02) 

16


Abbildung 13: Einfallstellen auf der Substratoberfläche (V02) 

Das Ergebnis der Simulationen ist, dass der Chip den beim Umspritzen auftretenden 

Belastungen standhält. Das Substrat würde allerdings sehr große Einfallstellen von ca. 76µm 

aufweisen. Für die Umsetzung dieses Konzepts müsste ein Werkzeug aufgebaut werden, 

welches aus drei Platten besteht. 

17


Weiterhin wurde die Variante eines Zweiplattenwerkzeugs mit Filmanguss (V03) simuliert. 

Auch hier sollte der Chip ohne zusätzliche Niederhalter in der Aufnahme fixiert werden. 

Weiterhin sollten gegenüber der Anspritzvariante mit Punktanguss weniger Einfallstellen 

auftreten. 

Filmanguss 

Substrat 

Chipaufnahme 

Chip 

Durchgehende Chipaufnahme mit Rampe 

Abbildung 14: Variante mit Filmanguss (V03) 

Um den Chip in der Aufnahme zu fixieren muss gewährleistet werden, dass die Schmelze 

zuerst über den Chip und erst anschließend unter den Chip fließt. Dazu wurde die 

Wandstärke des Demonstrators konstant gehalten, woraus eine Erhebung über dem Chip 

resultiert. Weiterhin wurde die Wandstärke über dem Chip größer als unter dem Chip 

gewählt und in den angussnahen Halter eine Rampe integriert, welche dafür sorgt, dass die 

Schmelze zuerst über den Chip fließt. 

18


Substratrückseite 

Durchgehende Chipaufnahme mit Rampe 

Abbildung 15: Spritzdruck und Füllverhalten bei Filmanguss (V03) 

Abbildung 16: Schmelzetemperatur und Füllverhalten bei Filmanguss (V03) 

Die in Abbildung 15 und Abbildung 16 dargestellten Simulationsergebnisse zeigen, dass 

aufgrund der durchgehenden Chipaufnahme in Angussnähe die Schmelze zuerst über den 

19


Chip fließt. Dadurch kann im Spritzgusswerzeug auf Niederhalter zur Chipfixierung verzichtet 

werden. Weiterhin ist ersichtlich, dass unter dem Chip eine Entlüftungsöffnung positioniert 

werden muss um einen Lufteinschluss im Bauteil zu vermeiden. 

Abbildung 17: Einfallstellen auf der Substratoberseite (V03) 

Im Bereich der Übergänge vom Substrat zu der Erhebung über dem Chip entstehen wie in 

Abbildung 17 ersichtlich sehr große Einfallstellen, welche zu mechanischen Problemen 

sowie ungünstigen Verhältnissen in Bezug auf Laserstrukturierung und anschließender 

Metallabscheidung führen können. 

Aufgrund dieser Ergebnisse wurde eine weitere Variante mit Filmanguss simuliert. Hierbei 

wurde die Substratgröße von 20mm x 30mm auf 20mm x 20mm reduziert. Zusätzlich wurde 

die Chipaufnahme so konstruiert, dass die zu strukturierende Seite des Substrats eben ist. 

Dadurch kann die Schmelze noch besser über den Chip geleitet werden und der Nachdruck 

beim Umspritzprozess besser auf der zu strukturierenden Seite des Substrates wirken. Dies 

sollte dazu führen, dass die Einfallstellen auf der zu strukturierenden Seite reduziert werden. 

In Abbildung 18 ist zu sehen, dass auch bei dieser Variante die Schmelze zuerst über den 

Chip fließt, so das zusätzliche Niederhalter für den Chip im Werkzeug nicht notwendig sind. 

20


Abbildung 18: Schmelzetemperatur und Füllverhalten bei Filmanguss (V04) 

In Abbildung 19 sind die Einfallstellen auf der zu strukturierenden Substratseite dargestellt. 

Aufgrund der überarbeiteten Demonstratorgeometrie und veränderten Chipplatzierung 

konnten die Einfallstellen um ca. 50% reduziert werden. 

Abbildung 19: Einfallstellen auf der Substratoberseite (V04) 

21


3. 2 Spritzgusswerkzeug und Spritzgussprozess 

3.2.1 Aufbau des Spritzgusswerkzeugs mit erstem Werkzeugeinsatz 

Basierend auf den Ergebnissen der durchgeführten Simulationen wurden ein 

Spritzgusswerkzeug mit einem Werkzeugeinsatz mit Filmanguss aufgebaut. Der erste 

Werkzeugeinsatz (1V1) wurde für einen Demonstrator mit einer Chipgröße von 6,6mm x 

6,6mm ausgelegt. Die Wandstärke des Thermoplasten über dem Chip betrug dabei ca. 

400µm. 

Formplatte 

Werkzeugeinsatz 

Kavität mit Chipaufnahme 

Angusskanal 

Zwischenplatte 

Leiste 

Aufspannplatte 

Sitz des Auswerferpakets 

Abbildung 20: Untere Werkzeughälfte 

Chip 

Fixierung des Chips 

Auflagefläche des Chips 

Anspritzrichtung 

Abbildung 21: Chipaufnahme des ersten Werkzeugeinsatzes (1V1) 

22


In der unteren Werkzeughälfte (Abbildung 20) befinden sich der Werkzeugeinsatz mit Kavität 

und Chipaufnahme sowie die Auswerfer für die Entformung. Die Chipaufnahme ist so 

ausgelegt, dass der Chip wie in Abbildung 21 zu sehen ist nur in zwei Ecken und entlang 

einer Kante im Werkzeug aufliegt. 

Formplatte 


Zwischenplatte 

Aufspannplatte 

Abbildung 22: Obere Werkzeughälfte 

In der oberen Werkzeughälfte (Abbildung 22) befindet sich der Werkzeugeinsatz mit 

Entlüftung sowie einem kleinen Teil des Angusskanals. Dieser Werkzeugeinsatz wurde so 

gefertigt, dass er für beide Chipgrößen einsetzbar ist, so dass bei Änderungen der 

Chipgröße und Variation der Wandstärke des Thermoplasten über dem Chip nur der untere 

Werkzeugeinsatz überarbeitet oder neu angefertigt werden muss. 

23


3.2.2 Untersuchungen zum Spritzgießprozess und Optimierung der 

Werkzeugeinsätze 

Mit dem in Kapitel 3.2.1 beschriebenen Spritzgusswerkzeug wurden erste Umspritzversuche 

mit Dummy- Chips ohne Chipmetallisierung durchgeführt. Es sollte überprüft werden, ob der 

Chip ohne Niederhalter in Position bleibt und ob der Chip den mechanischen Belastungen 

des Spritzgießprozesses standhält. 

Abbildung 23: Füllstudie mit erstem aufgebauten Spritzgusswerkzeug 

In einer Füllstudie (Abbildung 23) ist zu erkennen, dass die Fließfront der Schmelze am Chip 

zum Stehen kommt. Dadurch fließt die Schmelze links und rechts vom Chip schneller voran, 

schließt sich hinter diesem wieder, was schließlich zur Bildung von Bindenähten führt. 

Ursächlich für das Stoppen der Schmelzefront am Chip ist zum Einen die Reduzierung des 

Strömungsquerschnitts über dem Chip aber vermutlich auch die geringere Temperatur des 

Chips gegenüber dem Werkzeug, da der Chip mit Raumtemperatur in das Werkzeug 

eingelegt wird. 

Daraufhin wurde untersucht, ob durch das Erhöhen der Schmelzetemperatur von 335°C auf 

340°C, der Werkzeugtemperatur von 140°C auf 155°C sowie durch das Vorheizen der Chips 

auf einer Platte mit einer Plattentemperatur von 240°C eine Verbesserung hinsichtlich der 

Bindenähte bewirkt wird. Dieser Versuch brachte jedoch nicht die gewünschten 

Verbesserungen mit sich. Ein möglicher Lösungsansatz mit dem eine Verbesserung 

24


hinsichtlich der Bindenähte erreichbar sein könnte, könnte das Einbringen von Fließbremsen 

sein (Abbildung 24). 

Fließbremsen 

Abbildung 24: Schematische Darstellung der Fließbremsen im Werkzeugeinsatz 

Die Simulation zeigte jedoch, dass der Einfluss der Fließbremsen nicht ausgereicht hätte, um 

die Bindenähte zu vermeiden. Weiterhin hätten die Fließbremsen zusätzliche Einfallstellen 

auf der Substratoberseite zur Folge gehabt. Weitere Untersuchungen zur Bindenahtthematik 

wurden vorerst nicht durchgeführt. 

Nach dem Umspritzen der Chips wurden Querschliffe von den Substraten angefertigt. In den 

Querschliffen war zu sehen, dass bei allen Substraten die Chips während des 

Umspritzprozesses in der Chipaufnahme verblieben sind, so dass auf zusätzliche 

Niederhalter verzichtet werden kann. Weiterhin war ersichtlich, dass ein Großteil der Chips 

im Bereich der angussfernen Chipaufnahme beim Umspritzen beschädigt wurde. 

25


Abbildung 25: Rissbildung im umspritzten Chip 

Ein möglicher Ansatz zur Vermeidung der Rissbildung im Chip ist die Verringerung des 

Drucks auf den Chip durch eine Reduzierung der Chipfläche von 6,6 x 6,6mm 2 auf 3,3 x 

2,2mm 2 sowie durch eine Vergrößerung der Auflagefläche des Chips. Dazu wurde für den 

kleineren Chip der in Abbildung 26 dargestellte Werkzeugeinsatz 2V1 gefertigt. Der Einsatz 

2V1 wurde so ausgelegt, dass die Wandstärke des Thermoplasten über dem Chip von bisher 

400µm auf unter 220µm reduziert wird. 

Werkzeugeinsatz 1V1 

Werkzeugeinsatz 2V1 

Abbildung 26: Werkzeugeinsätze 1V1 und 2V1 im Vergleich 

26


Nach dem Umspritzen der Chips mit dem Werkzeugeinsatz 2V1 wurden die Substrate 

ebenfalls mit Querschliffen und Lichtmikroskopie untersucht (Abbildung 27). 

Thermoplast 

Riss 

Chip 

Chip 

Abbildung 27: Mit Werkzeugeinsatz 2V1 umspritzter Chip 

Auch die mit Werkzeugeinsatz 2V1 umspritzten Chips wiesen Risse im Bereich der 

angussfernen Chipaufnahme auf. Weiterhin ist in Abbildung 27 ersichtlich, dass die 

Schichtdicke des Thermoplasten über dem Chip auf unter 220µm reduziert werden konnte 

und die Spritzgussform zuverlässig gefüllt wurde. 

Parallel zu diesen Untersuchungen wurden im ersten Werkzeugeinsatz 1V1 Freistellungen in 

die Chipaufnahme eingebracht (Abbildung 28). 

27


Abbildung 28: Werkzeugeinsatz 1V2 durch Modifikation des Werkzeugeinsatzes 1V1 mittels Einbringen 

von Freistellungen 

Diese Freistellungen dienten dafür, eventuell vorhandene Radien oder Unregelmäßigkeiten 

zwischen Chipauflagefläche und Anschlag zu beseitigen, und somit eine Beschädigung des 

Chips zu vermeiden. Der Einfluss der Freistellungen ist in Abbildung 29 schematisch 

dargestellt. 

Chip 

Anschlag 

Chip 

Anschlag 

Chip 

Anschlag 

Chipauflage- 

Chipauflagefläche 

Chipauflage- 



idealer Zustand 

realer Zustand ohne 

Freistellung 

Einfluss der 

Freistellung 

Abbildung 29: Schematische Darstellung der Auflagesituation des Chips 

Man erkennt, dass der Chip aufgrund eines Radius bzw. Grates im Bereich der 

Chipauflagefläche nicht mehr sauber aufliegen kann und nur noch punktuell aufliegt. Wird 

dieser Chip nun mechanisch belastet, führt dies an den Auflageflächen zu einer 

Beschädigung, da die gesamte Kraft auf eine sehr kleine Fläche wirkt. 

Nach der Modifikation des Werkzeugeinsatzes 1V1 zu 1V2 wurden erneut Chips mit einer 

Größe von 6,6 x 6,6mm 2 umspritzt. Die so hergestellten Demonstratoren wurden wieder 

mittels Querschliffen und Lichtmikroskopie untersucht. Bei dieser Variante wurden keine 

sichtbaren Risse mehr festgestellt. Das Einbringen von Freistellungen in der Chipaufnahme 

28


trägt somit dazu bei, dass durch den Spritzgussprozess keine sichtbaren Risse im Chip 

auftreten. 

Um die Wandstärke des Thermoplasten über dem Chip deutlich zu reduzieren wurde ein 

neuer Werkzeugeinsatz 3V1 für die Chipgröße 6,6 x 6,6mm 2 gefertigt. Bei der Analyse der 

umspritzten Chips zeigte sich, dass bei dieser Variante ebenfalls keine sichtbaren Risse 

auftraten. Weiterhin konnte die Wandstärke des Thermoplasten über dem Chip von 

ursprünglich ca.400µm auf ca. 280µm reduziert werden. 

Thermoplast 

Chip 

Abbildung 30: Mit Werkzeugeinsatz 3V1 umspritzter Chip 

Aufbauend auf den Erkenntnissen mit Werkzeugeinsatz 1V2 wurde auch für die Chipgröße 

2,2 x 3,3 mm 2 ein neuer Werkzeugeinsatz angefertigt, bei dem ebenfalls die Freistellungen in 

der Chipaufnahme integriert wurden (Abbildung 31). 

Abbildung 31: Werkzeugeinsatz 4V1 für Chipgröße 2,2 x 3,3mm 2 

29


Bei der Untersuchung der mit dem Werkzeugeinsatz 4V1 umspritzten Testchips traten 

ebenfalls keine sichtbaren Risse auf. Jedoch kam es an der Chipkante, im Bereich der 

Auflageflächen im Spritzgusswerkzeug, bei etwa 50% der umspritzten Chips zu 

Muschelbrüchen. 

Grat 

Abbildung 32: Muschelbrüche an der Chipkannte (links) verursacht durch einen Grat in der Chipaufnahme 

(Rechts) 

Bei Untersuchungen des Werkzeugeinsatzes im REM wurden im Bereich der Freistellung auf 

Höhe der Chipauflagefläche kleine Grate festgestellt. Die Auswirkungen dieser Grate sind 

schematisch in Abbildung 33 dargestellt. 

Chip 

Anschlag 

Grat 

Chip 

Anschlag 



Abbildung 33: Schematische Darstellung Grat im Freistich 

Als mögliche Ursache für die Muschelbrüche wurde angenommen, dass die vorhandenen 

Auswerferstifte zu weit vom Chip entfernt sind. Dadurch kommt es beim Auswerfen des 

Substrats aus dem Spritzgusswerkzeug zu einer ungleichmäßigen Entformung, was dazu 

führt, dass der Chip auf den Grat gedrückt wird was dann zum Muschelbruch führt. 

30


Loch für 

Auswerferstift 

Abbildung 34: Überarbeitung des Werkzeugeinsatzes 4V1 zum Werkzeugeinsatz 4V2 

Daher wurden in einer weiteren Variante in das bisherige Spritzgusswerkzeug vier weitere 

Auswerferstifte in Chipnähe integriert. Anschließend wurden wiederum Chips umspritzt und 

lichtmikroskopisch auf Muschelbrüche untersucht. Das Auftreten der Muschelbrüche konnte 

durch die Integration der zusätzlichen Auswerferstifte nicht vollständig vermieden werden, 

jedoch konnte die Auftrittswahrscheinlichkeit der Muschelbrüche von über 50% auf unter 

10% reduziert werden. 

Um die Muschelbrüche vollständig zu vermeiden, muss bei der Anfertigung eines weiteren 

Werkzeugeinsatzes die Frässtrategie für die Herstellung des Freistichs in der Chipaufnahme 

optimiert werden. 

31


Eine Übersicht über alle angefertigten und modifizierten Werkzeugeinsätze zeigt Tabelle1. 

Tabelle 1: Übersicht der gefertigten Werkzeugeinsätze 

Chipgröße 

[mm 2 ] 


Wandstärke 

µm] 

Modifikationen 

Ergebnisse 

6,6 x 6,6 1V1 400 Risse im Chip 

6,6 x 6,6 1V2 400 Einbringen von Freistellungen 

in der 


6,6 x 6,6 3V1 280 Einbringen von 

Freistellungen in der 


Reduzierung der 

Wandstärke 

3,3 x 2,2 2V1 215 Verringerung der 

Chipfläche 

Reduzierung der 

Wandstärke 

3,3 x 2,2 4V1 215 Einbringen von 

Freistellungen in der 


3,3 x 2,2 4V2 215 Einbringen 

zusätzlicher Auswerfer 

in Chipnähe 

Keine Risse im Chip 

erkennbar 


erkennbar 

Form wird gefüllt 

Risse im Chip 



erkennbar 


Muschelbrüche auf 

Chiprückseite 

Muschelbrüche auf 

Chiprückseite nicht 

vollständig beseitigt aber 

Auftrittswahrscheinlichkeit 

reduziert 

32


3.2.3 Untersuchungen zum Verbund zwischen Chip und Thermoplast 

Der verwendete Thermoplast LCP Vectra E840i LDS geht wie alle LCP-Typen beim 

Umspritzen keine stoffschlüssige Verbindung mit anderen Materialen ein. Es stellt sich daher 

die Frage, ob beim Umspritzen der Chips mit LCP ein spaltfreier Verbund realisiert werden 

kann. 

Um eine erste Aussage über den Verbund machen zu können, mussten Querschliffe von den 

Packages angefertigt werden. In diesen Querschliffen (Abbildung 35) ist zwischen Chip und 

Thermoplast ein Spalt erkennbar. 

Thermoplast 

Spalt 

Chip 

Abbildung 35 Spalt zwischen Chip und Thermoplast in der Chipmitte (Chipgröße 6,6 x 6,6mm 2 ) 

Nach der Auswertung von verschiedenen Querschliffen konnte festgestellt werden, dass 

zwischen Chip und Kunststoff in der Mitte des Chips ein Spalt von bis zu 9µm vorhanden ist, 

welcher nach außen hin immer geringer wird. 

0µm 0µm 0µm 

2-4µm 

Chipmetallisierung 

0µm 

2-4µm 

9µm 

2-4µm 

0µm 

2-4µm 

Spaltweite zwischen Chip und 

2-4µm 

Thermoplast 

0µm 

0µm 

0µm 

Abbildung 36: Verteilung der Spaltweite über der Chipfläche 

33


In den Randbereichen des Chips ist keine Abhebung des Kunststoffs vom Chip zu erkennen, 

was auf eine mechanische Verspannung schließen lässt. 

Um auch kleine Spalte zu detektieren, wurden erste Versuche mit einer verhältnismäßig 

einfach umzusetzenden Methode durchgeführt. Die zu untersuchenden Substrate wurden bei 

Raumtemperatur und bei 50°C für 24 Stunden in einer gesättigten 

Blei(II)acetatlösung gelagert. Wenn sich zwischen Chip und Thermoplast ein Spalt befindet 

der von außen zugänglich ist, sollte die Blei(II)acetatlösung eindringen und anschließend 

mittels Röntgendurchstrahlprüfung nachweisbar sein. 

Substratrückseite 

Unbehandeltes Substrat 

Chip 

24h @ 50°C gelagert 

in Blei(II)acetat 

24h @ RT gelagert in 

Blei(II)acetat 

Abbildung 37: Röntgendurchstrahlprüfung eines umspritzten Chips 

Wie in Abbildung 37 zu sehen ist, konnte ein Eindringen der Blei(II)acetatlösung in das 

Package nur auf der Substratrückseite bei Substraten nachgewiesen werden, welche bei 

einer Temperatur von 50°C in der Lösung gelagert wurden. Die Analysemethode schließt 

aber nicht aus, dass auch bei den Substraten, welche bei Raumtemperatur gelagert wurden, 

34


kein Spalt zwischen Chip und Kunststoff vorhanden ist. Ist im Randbereich des Substrats 

kein Spalt vorhanden sondern nur in der Substratmitte, kann die Blei(II)acetatlösung nicht 

eindringen. 

Eine zerstörungsfreie Analysemethode von verbundfreien Bereichen zwischen Thermoplast 

und Chip ist die Akustomikroskopie. Dabei werden die Substrate in einer Flüssigkeit gelagert 

und mit Schallwellen abgescannt ähnlich wie bei einem Sonar. Dazu wurden die in Abbildung 

38 aufgeführten Substrate am Institut für Akustomikroskopie Dr. Krämer GmbH untersucht. 

Abbildung 38: Untersuchungen verschiedener Substrate mit dem Akustomikroskop 

35


Mit dieser Methode kann eine Aussage getroffen werden, ob es in dem Package Bereiche 

gibt, in denen der Chip keinen Verbund zum Thermoplasten hat, aber es kann keine 

Aussage über die Spaltweite getroffen werden. In allen untersuchten Packages konnten 

Bereiche identifiziert werden, in denen der Chip keinen Verbund zum Thermoplasten 

aufweist 

Um zu untersuchen, ob eine stoffschlüssige Anbindung des Thermoplasten an den Chip 

erreicht werden kann, wurden Versuche mit Haftvermittlern auf Silanbasis durchgeführt. 

Dazu wurden Chips mit der Kantenlänge 6,6mm x 6,6mm vor dem Umspritzen zuerst mit 2- 

Propanol gereinigt und getrocknet. Anschließend wurden die in Tabelle 2 aufgeführten 

Haftvermittler durch ein einfaches Tauchverfahren aufgebracht. Danach wurden die Chips 

unter einem Heißluftstrom getrocknet. 

Tabelle 2: Untersuchte Haftvermittler auf Silanbasis 

Die so vorbehandelten Chips wurden anschließend umspritzt, quergeschliffen und 

lichtmikroskopisch untersucht. Die Querschliffe zeigten im Vergleich zu den Querschliffen 

von Demonstratoren mit unvorbehandelten Chips keinen verbesserten Verbund. Durch die 

eingesetzten Haftvermittler kann daher im Spritzguss keine stoffschlüssige Verbindung von 

LCP und Chip erreicht werden. 

36


4. Untersuchungen zur Chipkontaktierung mit Laserdirektstrukturierung 

und Metallisierung 

Der Laserdirektstrukturierungsprozess sowie der Laserbohrprozess des Thermoplasten über 

den chipseitigen Bumps des Packages sowie die anschließende außenstromlose 

Metallisierung der lasergebohrten Sacklöcher sind entscheidende Technologieschritte für die 

erfolgreiche Ankontaktierung des umspritzten Chips. Erste Erfahrungen zum Laserbohren 

und Metallisieren von Vias in laserdirektstrukturierten Thermoplasten konnten bereits in 

einem IGF-Vorhaben gesammelt werden [IGF03]. 

Bei der Realisierung der neuartigen Chippackages ist nun die Herausforderung, 

Laserbohrparameter für zuverlässige Sacklochbohrungen, welche vollständig auf dem 

Chipkontakt liegen und diesen nicht beschädigen, zu erarbeiten. Dabei muss auch weiterhin 

gewährleistet sein, dass die Oberfläche der lasergebohrten Sacklöcher für die nachfolgende 

außenstromlose Metallisierung aktiviert wird. Weiterhin stellt auch die außenstromlose 

Metallisierung von Sacklöchern grundsätzlich eine weitaus größere Herausforderung 

gegenüber der Metallisierung von Durchgangslöchern dar, da in Sacklöchern deutlich 

ungünstigere Strömungsbedingungen für den Elektrolytaustausch vorliegen. 

4.1 Vorversuche auf umspritzten Dummychips 

Da der Entwurf und die Beschaffung der Testchips einige Zeit in Anspruch nahm, wurden zu 

Beginn erste Versuche zum Laserbohren und Metallisieren an Substraten durchgeführt, bei 

denen ein Dummychip (Siliziumplättchen ohne Padstrukturen) umspritzt wurde. Für den 

ersten Laserbohrversuch wurde das in Abbildung 39 gezeigte Layout verwendet. 

37


Abbildung 39: Bohrlayout für den ersten Laserbohrversuch auf Packages mit Dummychips 

Hiermit konnten die Vor- und Nachteile folgender Bohrstrategien untersucht werden: 

Perkussionsbohren: 

Beim Perkussionsbohren werden viele Einzelpulse auf der gleichen Stelle platziert, dadurch 

ist diese Bohrstrategie sehr schnell für das Bohren von Vias mit kleinen Durchmessern. Der 

Nachteil ist jedoch, dass auf diese Art und Weise nur Vias mit sehr kleinen Durchmessern 

erzeugt werden können. 

Wendelbohren: 

Beim Wendelbohren beschreibt der Laser eine Kreisbahn. Dies ermöglicht die Herstellung 

von Vias mit größeren Durchmessern, ist aber zeitaufwändiger als das Perkussionsbohren. 

Weiterhin ist es ab einem gewissen Viadurchmesser für eine zuverlässige Öffnung des Vias 

notwendig, dass mehrere Kreisbahnen mit unterschiedlichen Durchmessern strukturiert 

werden müssen. 

Abbildung 40: Schematische Darstellung zum Wendel- bzw. Perkussionsbohren 

38


Nach der Laserstrukturierung wurden die Substrate in einer 2%-igen Mucasollösung 

nasschemisch bei Raumtemperatur mit Ultraschallunterstützung gereinigt, aussenstromlos 

mit ca. 5µm Kupfer, ca. 5µm Nickel und ca. 0,1µm Gold beschichtet und lichtmikroskopisch 

untersucht. 

Perkussionsbohrung 

Wendelbohrung (eine Wendel) 

Wendelbohrung (eine Wendel) 

Wendelbohrung (vier Wendeln) 

Abbildung 41: Querschliffe durch Vias mit unterschiedlicher Größe und unterschiedlicher Bohrstrategie 

Abbildung 42: Beschädigung des Chips bei Wendelbohrung (links), Perkussionsbohrung (rechts) 

39


Wie in Abbildung 42 zu erkennen ist, wurde der Chip durch den Laserstrahl beschädigt. Dies 

ist auf einen zu hohen Energieeintrag durch zu viele Laserpulse beim Perkussionsbohren 

bzw. zu viele Überfahrten beim Wendelbohren zurückzuführen. Weiterhin ist festzustellen, 

dass bei größeren Viadurchmessern die Vias mit mehreren Wendeln unterschiedlichen 

Durchmessers gebohrt werden müssen, da diese sonst nicht zuverlässig geöffnet werden 

und ein Zapfen in der Viamitte zurück bleiben kann. Es ist auch festzustellen, dass bei den 

Vias mit den kleinen Durchmessern die Metallisierung im Loch nur bis etwa zur halben 

Viatiefe aufwächst. 

Für den zweiten Vorvesuch wurde die Laserbohrstrategie wie in Abbildung 43 dargestellt 

variiert. Bei diesem Versuch wurden Vias mit unterschiedlichen Durchmessern durch eine 

unterschiedliche Anzahl von Wendeln mit unterschiedlichsten Wendeldurchmessern erzeugt. 

Abbildung 43: Bohrlayout für den zweiten Laserbohrversuch auf Packages mit Dummychips 

Im Anschluss wurden die Substrate mit denselben Prozessparametern wie im ersten 

Laserbohrversuch gereinigt und metallbeschichtet. Es konnten alle Vias zuverlässig bis zum 

Chip geöffnet werden. 

40


Abbildung 44: Ergebnisse des zweiten Versuchs zum Laserbohren 

Auch bei dem zweiten Laserbohrversuch wurden die Viainnenwände nicht komplett 

metallisiert. 

Weiterhin ist die nasschemische Reinigung mit der 2%-igen Mucasollösung bei 

Raumtemperatur und mit Ultraschallunterstützung nicht ausreichend, da es im Bereich der 

lasergebohrten Vias vermehrt zu unerwünschtem Metallwildwuchs kommt (Abbildung 45). 

Abbildung 45: Fremdabscheidung auf der Substratoberseite 

Als Ursache dafür wurde die starke Laserdebris, welche beim Laserbohren von Sacklöchern 

entsteht, angenommen. 

41


Daraufhin wurden Versuche zur Optimierung der Reinigung sowie Versuche mit 

unterschiedlichen Metallisierungsparametern durchgeführt. 

Reinigungsvariante 1 (R1): 

Standardreinigung in einer 2%-igen Mucasollösung bei Raumtemperatur mit Ultraschall– 

unterstützung (als Referenz) 


Hier wurden die Substrate in einem ersten Schritt in 2-Propanol getaucht. Dies sollte die 

Benetzung der Vias und Substratoberfläche verbessern, so dass anschließend das 

Reinigungsmedium sowie der Elektrolyt besser auf der Substratoberfläche benetzen bzw. in 

die Vias eindringen kann. Anschließend erfolgte die Standardreinigung (R1). 


Bei dieser Variante erfolgte die Reinigung der Substrate mittels CO 2 – Schneestrahl– 

verfahren. Bei diesem Verfahren wird ein CO 2 – Schneestrahl mittels Druckluft beschleunigt. 

Die CO 2 – Schneekristalle treffen mit hoher Geschwindigkeit auf die Substratoberfläche und 

sublimieren. Die dabei freiwerdende Energie trägt die an der Oberfläche haftende 

Laserdebris ab ohne dabei das Substrat mechanisch anzugreifen. Anschließend erfolgte 

wieder die Standardreinigung (R1). 

Bei den Metallisierungsversuchen wurden 2 Varianten durchgeführt welche sich durch die 

Einspannung der Substrate im Gestell und somit durch die Strömungssituation im 

Elektrolyten unterschieden. 

Metallisierungsvariante 1 (M1): 

In dieser Variante wurden die Substrate standardmäßig an der Öse im Gestell befestigt 

(Abbildung 46), so dass der Elektrolyt waagrecht an der Substratoberfläche vorbeiströmt. 

42


Metallisierungsvariante 1 Metallisierungsvariante 2 

Substratbewegung 

Substratbewegung 

Abbildung 46: Bewegung der Substrate im Elektrolyt 

Metallisierungsvariante 2 (M2): 

Entgegengesetzt zur Variante 1 wurden die Substrate so im Gestell positioniert, dass die 

Öffnungen der Vias nach oben ausgerichtet waren. Dies bewirkte zum Einen, dass die bei 

der außenstromlosen Metallabscheidung entstehenden Prozessgase besser aus dem Via 

entweichen konnten und dass durch die integrierte Warenbewegung der Elektrolyt in die Vias 

gedrückt wurde und somit eine verbesserte Metallisierung der Sacklochinnenwände zu 

erwarten war. 

Im Anschluss wurden lichtmikroskopische Aufnahmen von den Substratoberflächen gemacht 

und die Qualität der Metallisierung mittels Röntgentomographie analysiert. 

43


Reinigung / 

Metallisierung 

Substratoberfläche 

Röntgentomographie 

R1 M1 

R1 M2 

R2 M1 

R2 M2 

R3 M1 

R3 M2 

Abbildung 47: Ergebnis der Untersuchungen zum Reinigen und Metallisieren 

44


Wie in der Abbildung 47 zu sehen ist, erfolgte bei den Kombinationen R1M2 sowie R2M2 

eine unzureichende Reinigung der Substratoberfläche, da es bei diesen beiden 

Kombinationen zu erheblichem Metallwildwuchs (glänzender Bereich zwischen den Vias) 

kam. Weiterhin ist zu erkennen, dass die beste Reinigung der Substratoberfläche durch das 

CO 2 – Schneestrahlverfahren erzielt wurde. 

Bei der Metallisierung der Vias war die Variante M2 deutlich besser, da hierbei die Vias vom 

Elektrolyten angeströmt werden. 

Abschließend zu den Versuchen mit umspritzten Dummychips wurden Substrate mit dem für 

die 4-Leitermessung vorgesehenem Layout (Abbildung 48) gefertigt. Mit den in den 

Vorversuchen verwendeten Dummychips konnten zwar keine 4-Leitermessungen 

durchgeführt werden, aber es konnte mittels Röntgentomographie untersucht werden, ob alle 

Vias bis zum Chip metallisiert wurden und ob etwaige Kurzschlüsse oder Fehlstellen zu 

erwarten waren. 

Abbildung 48: Layout für die 4-Leitermessung 

45



auf dem MID 

Chip 

Thermoplast 

Metallisiertes 

Via 


auf dem MID 

Abbildung 49: Röntgentomographie eines metallisierten Testsubstrates mit 4-Leiter-Messstruktur 

Wie in Abbildung 49 zu sehen ist, konnten alle Vias komplett bis zur Chipoberfläche 

metallisiert werden. Weiterhin wurden keine Unterbrechungen in den Leiterzügen oder 

Kurzschlüsse detektiert. 

4.2 Vorversuche auf umspritzten Testchips 

Für die ersten Versuche wurden Testchips mit der Größe 6,6mm x 6,6mm und einer 

Padfläche von 450µm x 450µm verwendet. Weiterhin stand zu diesem Zeitpunkt nur ein 

Spritzgusswerkzeug für Substrate mit einer Wandstärke des Thermoplasten über dem Chip 

von ca. 400µm zur Verfügung. 

Für die ersten Laserbohrversuche wurden die in Tabelle 3 aufgeführten Bohrparameter 

sowie das in Abbildung 50 dargestellte Layout zur 2-Leitermessung verwendet. Damit 

wurden Vias mit einem Durchmesser von ca. 300µm hergestellt. 

Tabelle 3: Bohrparameter für den ersten Laserbohrversuch auf umspritzten Testchips 

46


Reihe 1 2 3 4 5 6 

Abbildung 50: Layout für die 2-Leitermessung 

Nach dem Laserbohren und Laserstrukturieren wurden die Substrate CO 2 – Schneestrahl 

gereinigt und mit der Metallisierungsvariante M2, das heißt die Vias werden angeströmt, 

prozessiert. 

Danach erfolgte eine Durchgangsprüfung von Via zu Chipmetallisierung mittels 2- 

Leitermessung. Vermessen wurden vier Substrate mit jeweils 48 Vias (Abbildung 51). 

Abbildung 51: Widerstand der Daisy-Chain Strukturen 

Um die Position der lasergebohrten Vias zu den Chippads zu überprüfen, wurden die 

Substrate mittels Röntgentomographie analysiert. 

47


Viametallisierung / Metall 

auf dem MID 

Chippads 

Abbildung 52: CT- Aufnahme eines metallisierten Substrats mit umspritzten Testchips 

Abbildung 51 und Abbildung 52 zeigen, dass sämtliche Vias vollständig auf den 

Chipkontakten platziert werden konnten und elektrisch leitend waren. In Abbildung 53 ist 

jedoch zu erkennen, dass die chipseitigen Kupferpads durch den Laserbohrprozess 

beschädigt wurden. 

Viametallisierung / Metall 

auf dem MID 

Thermoplast 

Chippad 

Chip 

Abbildung 53: Querschliff durch ein Via mit umspritztem Testchip (erster Vorversuch) 

Daraufhin wurde ein weiterer Versuch durchgeführt, bei dem wie in Tabelle 4 aufgeführt die 

Anzahl der Überfahrten pro Wendeldurchmesser variiert wurde. Dieser Versuch diente der 

Ermittlung eines Laserbohrparameters, mit dem die Vias zuverlässig bis zum Pad geöffnet 

werden ohne dass der Chip beschädigt wird. 

48


Tabelle 4: Variation der Bohrparameter beim zweiten Vorversuch auf umspritzten Testchips 

Wendeldurchmesser [mm] 0,007 0,13 0,19 0,25 

Überfahrten Reihe 1 15 15 15 15 2,36 






Bohrzeit für 8 Vias 

(nicht optimiert) [s] 

In Abbildung 54 ist zu sehen, dass bei allen Bohrparametern die Vias bis zum Chip geöffnet 

wurden. 

Abbildung 54: Querschliffe durch metallisierte Vias mit unterschiedlichen Bohrparametern 

49


Der Bohrparameter 1 wurde lediglich zum Vergleich mit dem vorhergehenden 

Laserbohrversuch verwendet. Bei den Bohrparametern 2, 4, 5 und 6 wurde das Pad jeweils 

zuverlässig und vollständig geöffnet, jedoch wurden keine signifikanten Unterschiede 

beobachtet. Der Bohrparameter 3 unterscheidet sich von den anderen dahingehend, dass 

das Via nicht über den gesamten Durchmesser von ca. 300µm sondern nur in der Mitte 

(Durchmesser ca. 100µm) bis zum Pad geöffnet wurde. Die Ergebnisse waren jedoch sehr 

reproduzierbar, somit ist dieser Parameter ein sehr interessanter Ansatz für die 

Ankontaktierung von kleinen Chippads. Vorteil dieser Viageometrie ist, dass sie im oberen 

Bereich ein relativ kleines Aspektverhältnis hat und erst im untersten Bereich verengt ist, was 

sich positiv auf die Metallabscheidung auswirkt. Basierend auf diesen Ergebnissen wurden 

die Bohrparameter 3 und 4 für weitere Untersuchungen verwendet. 

Im Folgenden werden Untersuchungen zum Einfluss von Gestellrüttlern auf die 

Metallisierung der Vias dargestellt. Durch den Einsatz von Gestellrüttlern sollen die bei dem 

Metallisierungsprozess entstehenden Prozessgase schneller und zuverlässiger aus dem Via 

entweichen können. Somit sollte eine Verbesserung der Viametallisierung erreicht werden. 

Für diese Untersuchung wurde das in Abbildung 55 dargestellte Layout für die 4- 

Leitermessung verwendet. 

Vias Chipmetallisierung Leiterbildauf dem MID 

Abbildung 55: Layout für die 4-Leitermessung bei der Chipgröße 6,6mm x 6,6mm 

und einer Padgröße 450µm x 450µm 

50


Untersucht wurden die in Tabelle 5 aufgeführten Metallisierungsvarianten und 

Bohrparameter. Der obere Viadurchmesser betrug dabei ca. 300µm. 

Tabelle 5: Untersuchte Metallisierungsvarinaten und Bohrparameter 

Metallisierungsvariante Bohrparameter 3 Bohrparameter 4 

M1 

(Vias werden vom Elektrolyt nicht angeströmt) 

M2 

(Vias werden vom Elektrolyt angeströmt) 

5 Substrate 5 Substrate 

5 Substrate 5 Substrate 

M1 mit Rüttler 5 Substrate 5 Substrate 

M2 mit Rüttler 5 Substrate 5 Substrate 

Im Anschluss an die Metallisierung der Substrate erfolgte die elektrische Vermessung der 

Einzelviawiderstände. Die Einzelviawiderstände von Metallisierungsvariante M1 lagen bei 

allen untersuchten Bohrparametern in dem Bereich zwischen 0,1Ω und 10Ω. Diese Werte 

sind sehr hoch und weisen eine extrem hohe Streuung auf. Die Ergebnisse von 

Metallisierungsvariante M2 sind in Abbildung 56 dargestellt. 

25,00 

Widerstand [mOhm] 

20,00 

15,00 

10,00 

5,00 

0,00 

1 

Bohrparameter 4 ohne Rüttler 

Bohrparameter 3 ohne Rüttler 

Bohrparameter 4 mit Rüttler 

Bohrparameter 3 mit Rüttler 

Abbildung 56: Einfluss von Gestellrüttlern auf die Metallbeschichtung der Vias 

51


Das Versuchsergebnis zeigt deutlich, dass eine zuverlässige Viametallisierung nur möglich 

ist, wenn der Elektrolyt die Sacklöcher direkt anströmt bzw. die Substrate so im Elektrolyten 

bewegt werden, dass der Elektrolyt in die Vias gepresst wird und die entstehenden 

Prozessgase aus den Vias entweichen können. Weiterhin ist ersichtlich, dass der Einsatz 

von Gestellrüttlern keinen signifikanten Einfluss auf die Sacklochmetallisierung hat. Es ist 

ebenso ersichtlich, dass der Viadurchmesser einen erheblichen Einfluss auf die 

Metallisierung hat. Abbildung 56 zeigt, dass die Vias welche mit Bohrparameter 3 erzeugt 

wurden gegenüber den Vias, welche mit Bohrparameter 4 hergestellt wurden, einen deutlich 

höheren Wiederstand aufweisen. 

4.3 Untersuchungen zu geometrischen Toleranzen beim Laserbohren 

Ein sehr wichtiger Aspekt beim Laserbohren stellt die Wiederholgenauigkeit der Ausrichtung 

der Laserstruktur bezüglich des Substrates dar. In der Regel wird die Laserstruktur auf 

einem Bauteil mit sichtbaren Bezugskanten ausgerichtet. Eine Herausforderung in diesem 

Projekt bestand darin, das Laserlayout auf den nicht sichtbaren Chip im Package 

auszurichten. Aus diesem Grund musste bereits beim Sägen der Chips und beim Aufbau des 

Spritzgusswerkzeugs auf sehr enge Toleranzen geachtet werden. 

Das Substrat wurde beim Einrichten des Laserprozesses an einem Anschlag positioniert. 

Anschließend erfolgte der Laserstrukturierungs- und Laserbohrprozess. Zur Überprüfung der 

Positionierung des Layouts wurde über dem Chip der Thermoplast entfernt und die Lage der 

Bohrungen auf dem Pad betrachtet und korrigiert. Im Anschluss daran erfolgte die 

Strukturierung sämtlicher Substrate. 

Für die Ermittlung der Wiederholgenauigkeit bei der Positionierung des Layouts wurden die 

Substrate nach der Laserstrukturierung metallisiert und mittels Röntgendurchstrahlverfahren 

analysiert und vermessen. 

Im ersten Schritt wurden Substrate vermessen, bei denen die Positionierung des 

Laserlayouts anhand der sichtbaren Strukturen auf dem Chip erfolgte. Für diesen Versuch 

wurden Substrate hergestellt, bei denen der Chip mit den Kontaktflächen nach unten liegend 

in die Spritzgussform eingelegt wurde. Anschließend erfolgte die Laserstrukturierung auf der 

Substratrückseite mit den zum Teil freiliegenden Chipkontakten. In Abbildung 57 ist ein 

solches Substrat sowie eine CT- Aufnahme zu sehen. 

52


Abbildung 57: Wiederholgenauigkeit bei der Positionierung des Layouts unter Verwendung von 

Positioniermarken auf dem Chip 

Anschließend wurden die Substrate untersucht bei denen das Laserlayout an den 

Justiermarken, welche sich auf der Substrathalterung befinden, ausgerichtet wurde. 

Abbildung 58: Wiederholgenauigkeit bei der Positionierung des Layouts unter Verwendung von 

Positioniermarken auf der Spannvorrichtung 

53


In den Tabellen 6 und 7 sind die Ergebnisse der Vermessungen dargestellt. 

Tabelle 6: Vermessung des Laserlayouts bei Ausrichtung an den Chipstrukturen 

Messposition a1 b1 a2 b2 

Mittelwert aus 4 Substraten [µm] 87 76 91 99 

Standardabweichung [µm] 12 4 10 7 

Tabelle 7: Vermessung des Laserlayouts bei Ausrichtung an der Substrathalterung 

Messposition a1 b1 a2 b2 

Mittelwert aus 5 Substraten [µm] 118 89 179 197 

Standardabweichung [µm] 4 5 4 4 

Die Messergebnisse zeigen, dass es zwischen den beiden Justagevarianten für das 

Laserlayout keine signifikanten Unterschiede gibt. Weiterhin kann man die Aussage treffen, 

dass die Toleranzen durch das Chipsägen und Umspritzen kleiner ausfallen als erwartet 

wurde, da die Standardabweichung bei der Versuchsreihe mit Ausrichtung des Layouts an 

der Substrathalterung sehr gering war. 

Weiterhin wurde die Positioniergenauigkeit des Layouts auch bei Substraten mit Chips der 

Größe 3,3mm x 2,2mm und einer Padgröße von 250µm x 250µm untersucht. Es wurden die 

in Tabelle 8 aufgeführten Varianten untersucht. 

Tabelle 8: Untersuchte Varianten bei Chips mit der Padgröße von 250µm x 250µm 

Viadurchmesser [µm] 

Aspektverhältnis 

Variante 1 150 1,43 



54


Chip Pad Viametallisierung 

Pad Chip 

Abbildung 59: Positioniergenauigkeit des Layouts auf einem Package mit Chips der Padgrößet 250µm x 

250µm 

Wie in der CT-Aufnahme (Abbildung 59) exemplarisch zu sehen ist, konnten selbst Vias mit 

einem Durchmesser von 200µm vollständig auf den Chipkontakten positioniert werden. 

4.4 Untersuchungen zu maximal möglichen metallisierbaren Aspektverhältnissen 

von lasergebohrten Sacklöchern 

Ziel dieser Untersuchungen war die Ermittlung maximal möglicher metallisierbarer 

Aspektverhältnisse von lasergebohrten Sacklöchern für eine zuverlässige Chipkontaktierung 

durch aussenstromlose Metallabscheidung. Alle Substrate wurden basierend auf den 

Ergebnissen aus Kapitel 4.1 nach der Laserstrukturierung mittels CO 2 – 

Schneestrahlreinigung prozessiert. Die Metallbeschichtung erfolgte mit der Metallisierungsvariante 

2 (M2) bei der Vias direkt vom Elektrolyten angeströmt wurden. 

In einem ersten Schritt wurden Substrate mit den in Tabelle 9 aufgeführten Viadurchmessern 

und Aspektverhältnissen hergestellt und mittels Daisy-Chain Messungen elektrisch 

charakterisiert. Anschließend erfolgte die Charakterisierung der Vias durch Querschliffe und 

lichtmikroskopische Untersuchungen. 

55


Tabelle 9: Untersuchte Viadurchmesser und Aspektverhältnisse in Versuchsreihe 1 









Das Ergebnis der Daisy-Chain Messungen in Abbildung 60 zeigt, dass ab einem Aspektverhältnis 

von ca. 1,1 der Mittelwert des Widerstandes über 8 Vias nahezu den gleichen Wert 

hat. Weiterhin ist zu sehen, dass ab einem Aspektverhältnis von ca. 1 und kleiner die 

Standardabweichung deutlich abnimmt. Da bei den Daisy-Chain Messungen jedoch auch die 

Zuleitungen einen sehr großen Einfluss haben, kann hier keine genauere Aussage über den 

Wert der Viawiderstände getroffen werden. 

Mittelwert von 12 Substraten mit je 8 Vias pro Durchmesser 

Widerstand über 8 Vias [Ohm] 

1,40 

1,20 

1,00 

0,80 

0,60 

0,40 

0,20 

0,00 

150 / 175 / 200 / 225 / 250 / 275 / 

1,66 1,42 1,25 1,11 1 0,91 

Viadurchmesser [µm] / Aspektverhältnis 

Abbildung 60: Widerstände in Abhängigkeit vom Viadurchmesser und Aspektverhältnis (Daisy-Cain 

Messungen) 

56


Aspektverhältnis 1,6 Aspektverhältnis 1,42 

Kupferabscheidung auf der Lochinnenwand nicht gleichmäßig bis zum Pad. 

Aspektverhältnis 1,25 Aspektverhältnis 1,11 

Nur sehr dünne Kupferabscheidung auf der Lochinnenwand im unteren Viabereich. 

Aspektverhältnis 1 Aspektverhältnis 0,91 

Relativ gleichmäßige Kupferabscheidung auf der Lochinnenwand im gesamten Via. 

Abbildung 61: Schliffbilder von Substraten mit lasergebohrten und metallisierten Sacklöchern 

57


In Abbildung 61 ist mit sinkendem Aspektverhältnis eine homogenere Viametallisierung zu 

beobachten. Vias mit einem Aspektverhältnis größer 1,25 zeigen eine unzureichende 

Kupferabscheidung und werden in weitere Untersuchungen nicht mehr einbezogen. 

Basierend auf diesen Ergebnissen wurde eine zweite Versuchsreihe durchgeführt, bei der 

Substrate mit den in Tabelle 10 aufgeführten Viadurchmessern und Aspektverhältnissen 

durch 4-Leitermessungen untersucht wurden. Für diese Untersuchungen wurden Substrate 

verwendet, bei denen der 6,6mm x 6,6mm große Chip mit den 450µm x 450µm großen Pads 

umspritzt wurde. 

Tabelle 10: Mittels 4-Leitermessung untersuchte Aspektverhältnisse (Chipgröße 6,6mm x 6,6mm; 

Padgröße 450µm) 






Mittels 4-Leitermessungen wurden die in Abbildung 62 aufgezeigten Widerstandswerte der 

Einzelvias ermittelt. 

Viawiderstand [mOhm] 

20,0 

18,0 

16,0 

14,0 

12,0 

10,0 

8,0 

6,0 

4,0 

2,0 

0,0 

Mittelwerte der Viawiderstände 12 Vias pro Substrat 

(Chipgröße 6,6mm x 6,6mm; Padgröße 450µm) 

1 2 3 4 5 MW 6 7 8 9 10 MW 11 12 13 14 15 MW 

Aspekt 1,25 Aspekt 1,11 Aspekt 1 

Substrat 

Abbildung 62: Viawiderstände in Abhängigkeit vom Aspektverhältnis (4-Leitermessung) 

58


Betrachtet man den Mittelwert der Widerstände der Einzelvias, sieht man bei den hier 

untersuchten Parametern keine signifikanten Unterschiede. Was jedoch auffällt ist, dass die 

Standardabweichung bei den Vias mit einem Aspektverhältnis von 1 deutlich geringer als bei 

den Vias mit höherem Aspektverhältnis ausfällt. 

Um eine genauere Aussage über das maximal mögliche metallisierbare Aspektverhältnis 

machen zu können, wurde eine weitere Versuchsreihe mit Substraten durchgeführt, bei 

denen der 3,3mm x 2,2mm große Chip mit den 450µm x 450µm großen Pads umspritzt 

wurde. 

Tabelle 11: Mittels 4-Leitermessung untersuchte Aspektverhältnisse (Chipgröße 2,2mm x 3,3mm; 

Padgröße 450µm) 



Bohrparameter 1 150 1,43 



Bohrparameter4 225 0,96 

Mittels 4-Leitermessungen wurden die in Abbildung 63 aufgezeigten Widerstandswerte der 

Einzelvias ermittelt. 


20,0 

18,0 

16,0 

14,0 

12,0 

10,0 

8,0 

6,0 

4,0 

2,0 

0,0 

Mittelwerte der Viawiderstände 4 Vias pro Substrat 

(Chipgröße 3,3mm x 2,2mm Padgröße 450µm) 

1 

2 

3 

4 

5 

MW 

6 

7 

8 

9 

10 

MW 

11 

12 

13 

14 

15 

MW 

16 

17 

18 

19 

20 

MW 

Aspekt 1,43 Aspekt 1,23 Aspekt 1,08 Aspekt 0,96 

Substrat 

Abbildung 63: Viawiderstände in Abhängigkeit vom Aspektverhältnis (4-Leitermessung) 

59


In Abbildung 63 ist eindeutig zu erkennen, dass es zwischen den Aspektverhältnissen 1,23 

und 1,08 einen großen Sprung beim Mittelwert des Einzelviawiderstandes gibt. Weiterhin ist 

auch eine deutlich höhere Standardabweichung zu erkennen, was darauf schließen lässt, 

dass geringe Prozessschwankungen zu großen Widerstandsänderungen bei Vias mit 

höheren Aspektverhältnissen führen. 

Chip 

Abbildung 64: Demonstrator mit 4-Leiter-Messstruktur (Chipgröße 2,2mm x 3,3mm); Substratoberseite 

(links); Substratrückseite (rechts) 

60


5. Umwelttests und Zuverlässigkeitsuntersuchungen 

Um Aussagen über die weitere Prozessierbarkeit hinsichtlich der Aufbau- und 

Verbindungstechnik, die Zuverlässigkeit sowie das Langzeitverhalten der neuartigen 

Chipkontaktierung machen zu können, wurden im Rahmen des Projektes erste 

Untersuchungen zum Einfluss eines Dampfphasenlötprozesses auf den Viawiderstand sowie 

beschleunigte Alterungstests durchgeführt. 

5.1 Untersuchungen zum Einfluss eines bleifreien Damphasenlötprozess 

auf den Viawiderstand 

Sollen auf den neuartigen Packages weitere Bauelemente aufgebaut werden, so darf die 

Ankontaktierung der umspritzten Chips durch nachfolgende Prozessschritte nicht geschädigt 

werden. Daher wurde untersucht wie sich die Viawiderstände nach einem bzw. mehreren 

Lötprozessdurchläufen verhalten. Dafür wurden die Demonstratoren einem bleifreien 

Dampfphasenlötprozess mit dem in Abbildung 65 dargestelltem Lötprofil unterzogen 

250 

Temperatur [°C] 

200 

150 

100 

50 

0 

00:05 00:30 00:55 01:20 01:45 02:10 02:35 03:00 03:25 

Prozesszeit [min] 

Abbildung 65: Lötprofil zum bleifreien Löten in der Dampfphase 

61


Da eine Onlinemessung der Viawiderstände während des Dampfphasenlötprozesses nicht 

möglich war, konnten die Viawiderstände nur vor und nach dem Lötprozess mittels 4- 

Leitermessung charakterisiert werden. 

Die Viawiderstände der prozessierten Substrate wurden jeweils vor dem Durchlauf, nach 

einem Durchlauf und nach 5 Durchläufen durch den Dampfphasenlötprozess vermessen. 

Um einen eventuellen Einfluss der Chipgröße auf das Verhalten der Viawiderstände zu 

ermitteln, wurden Substrate mit beiden Chipgrößen (6,6mm x 6,6mm und 2,2mm x 3,3mm) 

untersucht. Weiterhin wurde auch der Einfluss des Lötprozesses auf unterschiedliche 

Aspektverhältnisse der Vias bei den jeweiligen Chipgrößen untersucht. 


20,0 

18,0 

16,0 

14,0 

12,0 

10,0 

8,0 

6,0 

4,0 

2,0 

0,0 

Mittelwerte der Viawiderstände 12 Vias pro Substrat (Chipgröße 6,6mm x 

6,6mm; Padgröße 450µm) 

1 2 3 4 MW 6 7 8 9 MW 11 12 13 14 MW 

Aspekt 1,25 Aspekt 1,11 Aspekt 1 

Mittelwert nach Metallbeschichtung 

Mittelwert nach 5 Durchläufen 

Substrat 

Mittelwert mach einem Durchlauf 

Abbildung 66: Ergebnisse der Untersuchungen zum Einfluss des Dampfphasenlötprozess (Daisy-Chain- 

Messung) 

62



20,0 

18,0 

16,0 

14,0 

12,0 

10,0 

8,0 

6,0 

4,0 

2,0 

0,0 

Mittelwerte der Viawiderstände 4 Vias pro Substrat (Chipgröße 3,3mm x 

2,2mm; Padgröße 450µm) 

1 2 3 4 MW 6 7 8 9 MW 11 12 13 14 MW 16 17 18 19 MW 

Aspekt 1,43 Aspekt 1,23 Aspekt 1,08 Aspekt 0,96 

Substrat 

Mittelwert nach Metallbeschichtung 

Mittelwert nach 5 Durchläufen 

Mittelwert nach einem Durchlauf 

Abbildung 67: Ergebnisse der Untersuchungen zum Einfluss des Dampfphasenlötprozess (Daisy-Chain- 

Messung) 

Wie in Abbildung 66 und Abbildung 67 dargestellt ist, haben nur die Substrate mit kleinem 

Chip (Kantenlänge 2,2mm x 3,3mm) und einem Aspektverhältnis der Vias 1,08 und 0,96 den 

bleifreien Dampfphasenlötprozess nach folgenden Ausfallkriterien bestanden: 

• Widerstandsänderung größer 5mOhm und 

• Widerstandsänderung größer 50% vom Ausgangswiderstand 

Bei allen anderen Substratvarianten ist wenigstens ein Via nach den genannten Kriterien 

ausgefallen. 

63


5.2 Temperaturschocktest (TST) 

Im Rahmen der Zuverlässigkeitsuntersuchungen wurde für die beschleunigte Alterung der 

Demonstratoren ein Temperarurschocktest mit den folgenden Randbedingungen/ 

Parametern durchgeführt: 

• 1250 Zyklen 

• -40°C / +85°C 

• Zykluszeit 30min (je 15min Haltezeit, Umlagerungszeit < 10s) 

• Onlinemessung des Viawiderstandes 

In Abstimmung mit dem projektbegleitenden Ausschuss wurden vergleichsweise milde 

Testbedingungen ausgewählt, um Erkenntnisse zum Ausfall bei unterschiedlichen 

Chipgrößen und Aspektverhältnissen zu erhalten. 

Die untersuchten Varianten (Chipgröße und Aspektverhältnis) sind in Tabelle 12 aufgelistet. 

Tabelle 12: Im TST untersuchte Varianten 

Chipgröße 

Viadurchmesser 


Anzahl der 

Substrate/ 

Vias 

Anzahl der 

verfüllten 

Substrate/ Vias 

6,6mm x 6,6mm 225µm 1,11 2 / 24 1 / 12 

6,6mm x 6,6mm 250µm 1,00 2 / 24 1 / 12 

3,3mm x 2,2mm 175µm 1,23 8 / 32 2 / 8 

3,3mm x 2,2mm 200µm 1,08 8 / 32 2 / 8 

3,3mm x 2,2mm 225µm 0,96 8 / 32 2 / 8 

Wie in Tabelle 12 dargestellt wurden auch verfüllte Vias untersucht. Zum Verfüllen der Vias 

wurde ein niedrig viskoser Underfiller auf Epoxidharzbasis verwendet. Das Verfüllen der Vias 

sollte bewirken, dass eine zusätzliche mechanische Fixierung der Vias beziehungsweise der 

Viametallisierung auf dem Chippad erfolgt und somit eine verbesserte Zuverlässigkeit 

erreicht wird. Ohne Verfüllung erfolgt die komplette Kraftaufnahme, welche durch 

Temperaturwechsel auf die Metallisierung wirkt, nur im Bereich des Übergangs vom Pad 

64


zum Thermoplasten (Abbildung 68 links). Durch die Verfüllung wird der thermomechanische 

Stress auf die gesamte Viafläche verteilt. 

Underfiller 

Thermoplast 

Viametallisierung 

Übergang Pad nach Thermoplast 

Chippad 

Abbildung 68: Schematische Darstellung eines unverfüllten Vias (links) und eines verfüllten Vias 

(rechts) 

Da während des TST eine Onlinemessung der Viawiderstände erfolgen sollte, mussten die 

Substrate auf einer geeigneten Vorrichtung montiert und anschließend verlötet werden 

(Abbildung 69). 

Abbildung 69: Vorbereitete Substrate für den TST mit Onlinemessung 

Der vorhandene Messaufbau ermöglichte es, während des TST 192 Vias online zu messen. 

Das erarbeitete Messprogramm wurde so angelegt, dass von jedem Via im Abstand von ca. 

5min der Widerstand während des kompletten TST gemessen wurde. 

65


In der Tabelle 13 sind die Ergebnisse des TST in einer Übersicht dargestellt 

Tabelle 13: Ergebnis des TST nach 1250 Zyklen 

Aspektverhältnis/ Viadurchmesser [µm] / 

Chipgröße [mm] 

getestete 

Vias 

nicht 

eindeutig 

Ausfall 

1,23 / 175 / 2,2 x 3,3 32 4 22 

1,08 / 200 / 2,2 x 3,3 32 0 5 

0,96 / 225 / 2,2 x 3,3 32 8 0 

1,11 / 225 / 6,6 x 6,6 24 3 4 

1,00 / 250 / 6,6 x 6,6 24 7 5 

1,23 / 175 / 2,2 x 3,3 Vias verfüllt 8 0 1 



1,11 / 225 / 6,6 x 6,6Vias verfüllt 12 4 0 

1,00 / 250 / 6,6 x 6,6Vias verfüllt 12 4 0 

Als Ausfallkriterium wurde in Abstimmung mit dem projektbegleitenden Ausschuss eine 

Widerstandsänderung eines Vias größer 3mΩ und 25% vom Ausgangswert festgelegt. Diese 

Kriterien finden auch in der Leiterplattenindustrie Anwendung. 

Aus der Tabelle ist zu entnehmen, dass ein Teil der Vias eindeutige Ausfälle nach oben 

beschriebenen Kriterien zeigen. Bei diesen Vias nimmt der Widerstand über die Zeit 

während des TST zu (Abbildung 70). 

0 1250 

Abbildung 70: Exemplarische Onlinemessung des Viawiderstandes im TST eines ausgefallenen Vias 

(1250 Zyklen) 

66


Abbildung 71 zeigt den zeitlichen Verlauf des Viawiderstandes bei einem Via, welches oben 

genannte Ausfallkriterien erfüllt. 

0 1250 

Abbildung 71: Exemplarische Onlinemessung des Viawiderstandes im TST eines Vias welches die 

Ausfallkriterien erfüllt (1250 Zyklen) 

Bei einigen Vias sind einzelne Messwerte nicht eindeutig zuordenbar, das heißt es treten 

hohe isolierte negative und positive Einzelwerte sowie Nullwerte auf (Abbildung 72). 

0 1250 

Abbildung 72: Exemplarische Onlinemessung des Viawiderstandes im TST mit nicht eindeutigem 

Ergebnis (1250 Zyklen) 

Dieses Verhalten ist bei einem fest verdrahteten Messaufbau derzeit nicht erklärbar. 

67


An diesen Substraten sind nach dem Onlinetest keine Auffälligkeiten zu beobachten, 

eventuell liegt die Ursache im Messprogramm oder im Messaufbau mit allen Zuleitungen. 

Betrachtet man die Substrate mit der Chipgröße 2,2mm x 3,3mm, so sieht man deutlich, 

dass mit steigendem Aspektverhältnis auch die Ausfallquote steigt. Weiterhin ist zu 

erkennen, dass die Substrate mit dem kleineren Chip eine geringere Ausfallquote aufweisen 

als Substrate mit größerem Chip. Bei dem kleineren Chip führen die unterschiedlichen 

thermischen Ausdehnungskoeffizienten von Chip und Thermoplast zu einem geringeren 

thermomechanischen Stress. Eine deutliche Reduzierung der Ausfallquote wurde durch das 

Verfüllen der Vias mit Epoxidharz erreicht, da hier eine mechanische Unterstützung der Vias 

durch das Epoxidharz erfolgen kann. 

Zusammenfassend lässt sich sagen, dass eine geringere Chipgröße, möglichst kleine 

Aspektverhältnisse der Vias sowie ein Verfüllen der Vias eine deutlich höhere Zuverlässigkeit 

im Temperaturschocktest bewirken. 

5.3 Feuchte-Wärme-Lagerung 

Als weiterer Umwelttest wurde eine Feuchte-Wärme-Lagerung (85°C und 85%r.F.) 

durchgeführt. Die Vias der untersuchten Demonstratoren wurden vor und nach der Feuchte- 

Wärme-Lagerung einer Widerstandsmessung (4-Leiter-Messung) unterzogen. Als 

Ausfallkriterium wurde analog zum TST eine Widerstandsänderung eines Vias größer 3mΩ 

und 25% vom Ausgangswert festgelegt. Aufgrund der Erkenntnisse aus dem 

Temperaturschocktest wurden nur Demonstratoren mit einer Chipgröße 2,2 x 3,3mm 2 einer 

Feuchte-Wärme-Lagerung unterzogen. 

Tabelle 14: Ergebnis der Feuchte-Wärme-Lagerung nach 1000Stunden (85°C und 85%r.F.) 

Aspektverhältnis/ Viadurchmesser 

[µm] / Chipgröße [mm] 

getestete 

Vias 

Ausfälle nach 

dem Verfüllen 

Weitere Ausfälle nach 

Feuchte-Wärme-Lagerung 

1,23 / 175 / 2,2 x 3,3 24 0 

1,08 / 200 / 2,2 x 3,3 24 6 

0,96 / 225 / 2,2 x 3,3 24 0 




68


In Tabelle 14 sind die Ergebnisse der durchgeführten Feuchte-Wärme-Lagerung dargestellt. 

Wie dort deutlich zu erkennen ist, hat das Verfüllen der Vias keinen positiven Einfluss auf die 

Zuverlässigkeit des Packages. Nach dem Verfüllen der Vias wurde bei einigen Substraten 

festgestellt, dass es bei den Vias mit höherem Aspektverhältnis bereits nach dem Verfüllen 

zu Ausfällen kam. Als Ursache dafür wird angenommen, dass bei den Vias mit höherem 

Aspektverhältnis die Viametallisierung im unteren Bereich nicht optimal ist bzw. die 

Kontaktierung des Vias zum Chippad nur unzureichend ist (Abbildung 73). 

Thermoplast 

Pad 

Chip 

Abbildung 73: Unzureichende Kontaktierung des Vias zum Chippad 

Die Defekte bei den verfüllten Vias können eventuell dadurch eintreten, dass durch das in 

die Vias eingebrachte Epoxidharz bereits beim Aushärten eine thermomechanische 

Belastung des Kontaktes erfolgt, welche zur Veränderung des Viawiderstandes führt. Bei 

den Vias mit kleinem Aspektverhältnis ist aufgrund der verbesserten Metallabscheidung auch 

der untere Bereich der Vias homogen beschichtet, was eine bessere Kontaktierung von Via 

und Chippad zur Folge hat. 

Bei den verfüllten Vias wurden nach der Feuchte-Wärme-Lagerung keine weiteren Ausfälle 

beobachtet. Bei Betrachtung der unverfüllten Vias fällt auf, dass die Vias mit dem 

Durchmesser 175µm und 225µm keinerlei Ausfälle nach der Wärme-Feuchte-Lagerung 

zeigen. Bei unverfüllten Vias mit dem Durchmesser 200µm wurden Ausfälle beobachtet. 

Daraufhin wurden die ausgefallenen Vias mit dem Durchmesser von 200µm mittels 

automatisiertem Z-Achsenscan mit einer Schrittweite von 5µm im Auflichtmikroskop 

untersucht. 

69


Abbildung 74: Lichtmikroskopischer Z-Achsenscan durch einen Querschliff (rechts) 

In Abbildung 74 ist deutlich zu erkennen, dass das Via nicht vollständig bis zum Pad mit 

einem Durchmesser von 200µm freigelasert wurde. Es ist zu erkennen, dass das Via im 

unteren Bereich lediglich einen Durchmesser von ca. 100µm aufweist, was auf einen Fehler 

bei der Datenaufbereitung für die Laserstrukturierung des Viaduchmessers von 200µm 

zurückzuführen ist. 

Zusammenfassend lässt sich sagen, dass keine eindeutigen Zusammenhänge zwischen den 

Aspektverhältnissen der Vias und den beobachteten Ausfällen erkennbar waren. Vias mit 

einem Aspektverhältnis von 0,96 zeigten weder im verfüllten noch im unverfüllten Zustand 

Ausfälle nach der Feucht-Wärme-Lagerung. 

70


6. Literaturverzeichnis 

Bäc08 

Ebe09 

Fel08 

IGF1 



Jan08 

Kna07 

Kra06 

Ost02 

Reg08 

D. Bäcker: LPKF-LDS®-Technology – trends/solution for high volume production; 

8th International Congress on Molded Interconnected Devices MID 2008, Fürth, 24.- 

25. September 2008 

W. Eberhardt, V. Mayer, H. Kück: New Sensors Based on Multifunctional 3D 

Packages; MST News 02/09, S. 22-23 

K. Feldmann, C. Goth, F. Schüßler: Chancen für mikromechatronische Systeme, 

Kunststoffe, 6/2008 

Abschlußbericht zum AiF-Vorhaben 12417N; Untersuchungen zur Einsetzbarkeit 

der Ultraschall-Drahtbondtechnik zur Kontaktierung in miniaturisierten MID- 

Gehäusen für die Mikrosystemtechnik; 2002. 

Abschlußbericht zum AiF-Vorhaben 13258N; Untersuchungen zur Einsetzbarkeit 

der Flipchip-Technik für die Kontaktierung von Nacktchips in miniaturisierten MID- 

Gehäusen in der Mikrosystemtechnik; 2004. 

AiF-Vorhaben-Nr. 14282N: Untersuchungen zu Micro-Vias bei Laser-Feinst-Pitch- 

MID für die Mikrosystemtechnik; 2006. 

R. Jantz: LDS-MIDs successful in series production, 8th International Congress on 

Molded Interconnected Devices MID 2008, Fürth, 24.-25. September 2008 

J. Knabe: Kombinierter Sonnen-/ Umgebungslicht-Sensor in 2K-MID-Technologie, 

Workshop „Innovative Anwendungen der MID-Technik“, HSG-IMAT Stuttgart, 2007 

J. Krause: MID-Technologie für eine neue Generation von Drucksensoren, Harting 

tec.News 14 (2006) 

A. Ostmann, A. Neumann, S. Weser, E. Jung, L. Böttcher, H. Reichl; Realization of 

a Stackable Package Using Chip in Polymer Technology, POLYTRONIC 2002, 2nd 

International IEEE Conference on Polymers and Adhesives in Microelectronics and 

Photonics, Zalaegerszeg, Hungary, 23.-26.6.2002 

E. Rega, J. Czabanski: KroMID – The PCB conquers the space, 8th International 

71


Congress on Molded Interconnected Devices MID 2008, Fürth, 24.-25. September 

2008 

Schu08 M. Schubert et al.: Interactive Braille Display with Integrated Touch Sensor by Laser 

MID Technology, 8th International Congress on Molded Interconnected Devices 

MID 2008, Fürth, 24.-25. September 2008 

72


7. Danksagung 

Das IGF-Vorhaben 15664 N der Forschungsvereinigung Hahn-Schickard-Gesellschaft für 

angewandte Forschung e. V. – HSG, Wilhelm-Schickard-Straße 10, 78052 Villingen- 

Schwenningen wurde über die AiF im Rahmen des Programms zur Förderung der 

industriellen Gemeinschaftsforschung und –entwicklung (IGF) vom Bundesministerium für 

Wirtschaft und Technologie aufgrund eines Beschlusses des Deutschen Bundestages 

gefördert. Für diese Förderung sei gedankt. 

Dem projektbegleitenden Ausschuss sei für die Unterstützung und die Hinweise aus den 

zahlreichen Diskussionen gedankt. Namentlich sind dies: 

• 2E mechatronic GmbH & Co.KG 

• AEMtec GmbH 

• Binder Elektronik GmbH 

• Festo AG & Co. KG 

• Harting Mitronics AG 

• LPKF Laser & Electronics AG 

• Pac Tech-Packaging Technologies GmbH 

• Robert Bosch GmbH 

• Schaal Oberflächen & Systeme GmbH 

• Gramm Technik GmbH 

• Würth Elektronik GmbH 

73

IGF-Projekt - 15462 N - Chipumspritzen - Mikroaufbautechnik am ...

Erfolgreiche ePaper selbst erstellen

Template löschen?

Als Template speichern?