Antriebssystem für höchste Geschwindigkeiten - Bergische ...

4. Signalgewinnung und Signalaufbereitung 49
sign( ψ
a)
sign( ψ
b)
sign( ψ
c)
Bild 4.13: Erzeugung des Synchronisationssignals
Das so generierte Synchronisationssignal für den Sektorwechsel hat die
Frequenz
∗ 6
f sync =
60
n
+
+
1
Sync
(4.5)
Soll innerhalb eines Sektors die Winkelauflösung ∆δ = 1°
betragen, sind
entsprechend 60 Interpolationsschritte erforderlich. Dies entspricht der
60-fachen Synchronisationsfrequenz. Da die beiden Frequenzen über einen
binären Teiler verkoppelt werden, bietet sich ein binärer Teilerfaktor
von K = 64 an.
n ∗ 6 ∗ K
N
f Sektor = mit K = 2 und N
60
=
6
(4.6)
Die Erzeugung des Interpolationssignals wird mittels eines PLL erreicht.
Für den Begriff des Phase-Locked Loop hat sich im Deutschen der Ausdruck
„Phasenregelkreis“ etabliert, wegen der kürzeren Schreibweise
wird im Weiteren die internationale Abkürzung „PLL“ verwendet.
Der PLL hat die Aufgabe einen Oszillator in Frequenz und Phase mit einem
Eingangssignal zu synchronisieren. Es wird zwischen linearen und
digitalen PLLs unterschieden [45].
Im Gegensatz zum linearen PLL, welcher mit Bauelementen der Analogrechentechnik
aufgebaut ist und im linearen Bereich der Bauelemente arbeitet,
besteht der digitale PLL aus logischen Bauelementen. Er arbeitet
mit digitalen Signalen und fest definierten Logikpegeln [45]. Prinzipiell
kann ein digitaler PLL auch in einem Mikrorechner realisiert werden.